SN74CBTLV3251

正在供貨

3.3V、8:1、單通道模擬多路復(fù)用器

產(chǎn)品詳情

Protocols Analog Configuration 8:1 Number of channels 1 Bandwidth (MHz) 200 Supply voltage (max) (V) 3.6 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 6 OFF-state leakage current (max) (μA) 1 Ron (max) (mΩ) 40000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
Protocols Analog Configuration 8:1 Number of channels 1 Bandwidth (MHz) 200 Supply voltage (max) (V) 3.6 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 6 OFF-state leakage current (max) (μA) 1 Ron (max) (mΩ) 40000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
SOIC (D) 16 59.4 mm2 9.9 x 6 SSOP (DBQ) 16 29.4 mm2 4.9 x 6 TSSOP (PW) 16 32 mm2 5 x 6.4 TVSOP (DGV) 16 23.04 mm2 3.6 x 6.4 VQFN (RGY) 16 14 mm2 4 x 3.5
  • 5- Switch Connection Between Two Ports
  • Rail-to-Rail Switching on Data I/O Ports
  • Ioff Supports Partial-Power-Down Mode Operation
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • 5- Switch Connection Between Two Ports
  • Rail-to-Rail Switching on Data I/O Ports
  • Ioff Supports Partial-Power-Down Mode Operation
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

The SN74CBTLV3251 device is a 1-of-8 high-speed FET multiplexer/demultiplexer. The low on-state resistance of the switch allows connections to be made with minimal propagation delay.

The select inputs (S0, S1, S2) control the data flow. The FET multiplexers/demultiplexers are disabled when the output-enable (OE\) input is high.

This device is fully specified for partial-power-down applications using Ioff. The Ioff feature ensures that damaging current will not backflow through the device when it is powered down. The device has isolation during power off.

To ensure the high-impedance state during power up or power down, OE\ should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

The SN74CBTLV3251 device is a 1-of-8 high-speed FET multiplexer/demultiplexer. The low on-state resistance of the switch allows connections to be made with minimal propagation delay.

The select inputs (S0, S1, S2) control the data flow. The FET multiplexers/demultiplexers are disabled when the output-enable (OE\) input is high.

This device is fully specified for partial-power-down applications using Ioff. The Ioff feature ensures that damaging current will not backflow through the device when it is powered down. The device has isolation during power off.

To ensure the high-impedance state during power up or power down, OE\ should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.
下載 觀看帶字幕的視頻 視頻

技術(shù)文檔

star =有關(guān)此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請(qǐng)清除搜索并重試。
查看全部 20
類型 標(biāo)題 下載最新的英語(yǔ)版本 日期
* 數(shù)據(jù)表 SN74CBTLV3251 數(shù)據(jù)表 (Rev. I) 2003年 10月 13日
應(yīng)用手冊(cè) 選擇正確的德州儀器 (TI) 信號(hào)開(kāi)關(guān) (Rev. E) PDF | HTML 英語(yǔ)版 (Rev.E) PDF | HTML 2022年 8月 5日
應(yīng)用手冊(cè) 多路復(fù)用器和信號(hào)開(kāi)關(guān)詞匯表 (Rev. B) 英語(yǔ)版 (Rev.B) PDF | HTML 2022年 3月 11日
應(yīng)用簡(jiǎn)報(bào) 利用關(guān)斷保護(hù)信號(hào)開(kāi)關(guān)消除電源時(shí)序 (Rev. C) 英語(yǔ)版 (Rev.C) PDF | HTML 2021年 10月 21日
選擇指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應(yīng)用手冊(cè) How to Select Little Logic (Rev. A) 2016年 7月 26日
應(yīng)用手冊(cè) Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語(yǔ)版本 (Rev.AB) 2014年 11月 17日
選擇指南 小尺寸邏輯器件指南 (Rev. E) 最新英語(yǔ)版本 (Rev.G) 2012年 7月 16日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
更多文獻(xiàn)資料 Digital Bus Switch Selection Guide (Rev. A) 2004年 11月 10日
產(chǎn)品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
應(yīng)用手冊(cè) Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用戶指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
應(yīng)用手冊(cè) Bus FET Switch Solutions for Live Insertion Applications 2003年 2月 7日
應(yīng)用手冊(cè) Texas Instruments Little Logic Application Report 2002年 11月 1日
應(yīng)用手冊(cè) TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文獻(xiàn)資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
用戶指南 CBT (5-V) And CBTLV (3.3-V) Bus Switches Data Book (Rev. B) 1998年 12月 1日

設(shè)計(jì)和開(kāi)發(fā)

如需其他信息或資源，請(qǐng)點(diǎn)擊以下任一標(biāo)題進(jìn)入詳情頁(yè)面查看（如有）。

接口適配器

LEADED-ADAPTER1 — 表面貼裝轉(zhuǎn) DIP 接頭適配器，用于快速測(cè)試 TI 的 5、8、10、16 和 24 引腳引線式封裝。

EVM-LEADED1 電路板可用于對(duì) TI 的常見(jiàn)引線式封裝進(jìn)行快速測(cè)試和電路板試驗(yàn)。? 該電路板具有足夠的空間，可將 TI 的 D、DBQ、DCT、DCU、DDF、DGS、DGV 和 PW 表面貼裝封裝轉(zhuǎn)換為 100mil DIP 接頭。?????

用戶指南: PDF
TI.com 上無(wú)現(xiàn)貨
接口適配器

LEADLESS-ADAPTER1 — 表面貼裝轉(zhuǎn) DIP 接頭適配器，用于測(cè)試 TI 的 6、8、10、12、14、16 和 20 引腳無(wú)引線封裝

EVM-LEADLESS1 板可用于對(duì) TI 的常見(jiàn)無(wú)引線封裝進(jìn)行快速測(cè)試和電路板試驗(yàn)。? 該評(píng)估板有足夠的空間，可將 TI 的 DRC、DTP、DQE、RBW、RGY、RSE、RSV、RSW RTE、RTJ、RUK、RUC、RUG、RUM、RUT 和 YZP 表面貼裝封裝轉(zhuǎn)為 100mil DIP 接頭。
用戶指南: PDF
TI.com 上無(wú)現(xiàn)貨
仿真模型

SN74CBTLV3251 IBIS Model

SCDM071.ZIP (25 KB) - IBIS Model
下載
封裝 引腳 CAD 符號(hào)、封裝和 3D 模型
SOIC (D) 16 Ultra Librarian
SSOP (DBQ) 16 Ultra Librarian
TSSOP (PW) 16 Ultra Librarian
TVSOP (DGV) 16 Ultra Librarian
VQFN (RGY) 16 Ultra Librarian

訂購(gòu)和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標(biāo)識(shí)
  • 引腳鍍層/焊球材料
  • MSL 等級(jí)/回流焊峰值溫度
  • MTBF/時(shí)基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測(cè)
包含信息：
  • 制造廠地點(diǎn)
  • 封裝廠地點(diǎn)

推薦產(chǎn)品可能包含與 TI 此產(chǎn)品相關(guān)的參數(shù)、評(píng)估模塊或參考設(shè)計(jì)。

支持和培訓(xùn)

可獲得 TI 工程師技術(shù)支持的 TI E2E? 論壇

所有內(nèi)容均由 TI 和社區(qū)貢獻(xiàn)者按“原樣”提供，并不構(gòu)成 TI 規(guī)范。請(qǐng)參閱使用條款。

如果您對(duì)質(zhì)量、包裝或訂購(gòu) TI 產(chǎn)品有疑問(wèn)，請(qǐng)參閱 TI 支持。??????????????

視頻