JESD204 快速設(shè)計(jì) IP 旨在為 FPGA 工程師提供一條快速通往運(yùn)行中的 JESD204 系統(tǒng)的路徑。該 IP 經(jīng)過(guò)特別設(shè)計(jì)，可將下游數(shù)字處理和其他應(yīng)用邏輯與 JESD204 協(xié)議的大多數(shù)性能和時(shí)序關(guān)鍵型限制因素隔離開(kāi)。該 IP 將幫助設(shè)計(jì)人員節(jié)省固件開(kāi)發(fā)時(shí)間并簡(jiǎn)化 FPGA 集成。

當(dāng)您使用 TI 的高速數(shù)據(jù)轉(zhuǎn)換器時(shí)，可免專(zhuān)利費(fèi)使用 JESD204 快速設(shè)計(jì) IP。TI 將協(xié)助用戶(hù)配置初始鏈路，對(duì)其進(jìn)行定制，以便在特定 FPGA 平臺(tái)和 TI 數(shù)據(jù)轉(zhuǎn)換器 JMODE 之間使用。在對(duì)該 IP 進(jìn)行測(cè)試并確定其可以用于部署工作之后，TI 將會(huì)通過(guò)安全的下載鏈接提供該 IP。

JESD204 (...)

AFE7769D 評(píng)估模塊 (EVM) 是一個(gè)面向 AFE7769D 集成射頻 (RF) 收發(fā)器的開(kāi)發(fā)平臺(tái)。AFE7769D 是一款高性能、多通道、四發(fā)送、四接收、雙反饋 (4T4R2FB) 收發(fā)器。它具有一個(gè)集成的低功耗數(shù)字預(yù)失真 (DPD) 引擎和波峰因數(shù)抑制 (CFR) 功能，可實(shí)現(xiàn)功率放大器 (PA) 線性化并降低峰均比 (PAR)。

發(fā)送器鏈和接收器鏈的高動(dòng)態(tài)范圍可使無(wú)線基站生成和接收 2G、3G、4G 和 5G 信號(hào)，射頻范圍為 600MHz 至 6GHz。集成的 PA 非線性估算器和校正器提供了靈活高效的 DPD 解決方案，適用于不同 PA 輸出功率級(jí)別和頻段的 PA (...)

該參考設(shè)計(jì)包含一個(gè) 10GSPS 雙通道數(shù)模轉(zhuǎn)換器和一個(gè) 5GSPS 雙通道模數(shù)轉(zhuǎn)換器，在射頻接口上具有有源平衡-非平衡變壓器，支持通過(guò) X 頻帶進(jìn)行傳輸。此設(shè)計(jì)還包含一個(gè)航天級(jí)時(shí)鐘子卡和一個(gè)航天級(jí)電源解決方案子卡。