ZHCA904A January 2019 – April 2021 SN3257-Q1 , SN74CBTLV3257 , TMUX1511 , TMUX1574 , TMUX1575 , TS3A27518E , TS3A27518E-Q1
基于現(xiàn)場(chǎng)可編程門陣列 (FPGA) 的設(shè)計(jì)需要具有高效的存儲(chǔ)器,以便能夠運(yùn)行各種應(yīng)用。盡管 FPGA 具有內(nèi)置存儲(chǔ)器,但高性能系統(tǒng)(例如服務(wù)器、以太網(wǎng)交換機(jī)、SSD 和硬件加速器等)會(huì)需要額外存儲(chǔ)器以滿足其最低存儲(chǔ)容量要求。該外部存儲(chǔ)器可以是易失性或非易失性存儲(chǔ)器,具體取決于斷電時(shí)是否需要儲(chǔ)存數(shù)據(jù)。非易失性存儲(chǔ)器(例如閃存)在斷電時(shí)也能保存數(shù)據(jù),因而非常適合儲(chǔ)存開機(jī)啟動(dòng)代碼和 FPGA 配置數(shù)據(jù)。FPGA 通過由多路復(fù)用器 (mux) 進(jìn)行路由的串行外設(shè)接口 (SPI) 協(xié)議與外部存儲(chǔ)器通信。
圖 1-1 顯示了多路復(fù)用器如何路由 SPI 信號(hào),讓用戶可以通過 FPGA 或外部標(biāo)頭等多種方式訪問閃存。標(biāo)頭允許外部訪問閃存,以調(diào)試開機(jī)啟動(dòng)代碼及更新其他儲(chǔ)存的固件。
圖 1-2 顯示了 FPGA 如何通過擴(kuò)展多路復(fù)用器存儲(chǔ)器訪問多個(gè)外部存儲(chǔ)器。盡管 SPI 協(xié)議允許主器件與多個(gè)從器件直接連接,但多路復(fù)用器對(duì)于降低總線容量以及當(dāng)僅有一個(gè)主器件片選位時(shí)為連接提供方便至關(guān)重要。多路復(fù)用器具有雙向功能,因而一個(gè)多路復(fù)用器可以同時(shí)應(yīng)對(duì) 圖 1-1 和 圖 1-2 中的用例情景。
https://www.ti.com/switches-multiplexers/analog/products.html#p1143=1:1%20SPST;2:1%20SPDT&p480=10;2;4;6;8&p2192=Powered-off%20protection圖 1-3除了提供一條替代的內(nèi)存訪問路徑外,關(guān)斷保護(hù)多路復(fù)用器還對(duì) FPGA 和外部存儲(chǔ)器進(jìn)行隔離(如 所示),防止系統(tǒng)出現(xiàn)電源時(shí)序問題。要了解有關(guān)此應(yīng)用的更多信息,請(qǐng)參閱《利用關(guān)斷保護(hù)信號(hào)開關(guān)消除電源排序》。
SPI 是 FPGA 和 MCU 與各種外設(shè)(例如閃存、傳感器、ADC 和 SD 卡)進(jìn)行近距離通信的一種同步串行接口。SPI 總線使用的是推挽驅(qū)動(dòng)器。與 I2C 和 SMBus 使用的開漏驅(qū)動(dòng)器相比,它支持更高的時(shí)鐘頻率 (>75MHz),并具有更低的功耗 (<1mA)。與使用兩個(gè)通道(一個(gè)數(shù)據(jù)通道、一個(gè)時(shí)鐘信號(hào)通道)的 I2C 相比,SPI 協(xié)議通常使用四個(gè)通道(兩條數(shù)據(jù)線路、一個(gè)時(shí)鐘信號(hào)通道和一個(gè)片選位)。為了提高吞吐量,四通道 SPI(四個(gè)數(shù)據(jù)通道)和八通道 SPI(八個(gè)數(shù)據(jù)通道)協(xié)議在使用外部存儲(chǔ)器的高性能系統(tǒng)中越來(lái)越常見。有關(guān) SPI 總線的更多信息,請(qǐng)參閱《模擬工程師口袋參考書》中從第 111 頁(yè)開始的內(nèi)容。
對(duì) SPI 數(shù)字信號(hào)而言最重要的多路復(fù)用器參數(shù)是電壓、通道數(shù)和帶寬。要選擇合適的多路復(fù)用器電壓,只需使 FPGA 或 MCU I/O 電壓與推薦的多路復(fù)用器 I/O 電壓一致即可。多路復(fù)用器通道數(shù)由 SPI 協(xié)議決定;常規(guī) SPI 協(xié)議需要四個(gè)通道(兩條數(shù)據(jù)線路、一條時(shí)鐘信號(hào)線路和一條片選線路)。帶寬是基于接通狀態(tài)電容 (CON) 計(jì)算多路復(fù)用器對(duì)時(shí)鐘信號(hào)的寄生效應(yīng)的一種簡(jiǎn)單方法。對(duì)于大多數(shù)系統(tǒng)而言,足夠多路復(fù)用器帶寬的計(jì)算方法是用最大基礎(chǔ)時(shí)鐘頻率乘以三倍。例如,如果最大 SPI 時(shí)鐘信號(hào)是 75MHz,則建議使用具有三倍帶寬 (225MHz) 的多路復(fù)用器。
推薦的多路復(fù)用器帶寬 = 時(shí)鐘頻率 x 3
圖 1-4 展示了 SN74CBTLV3257(200MHz 帶寬)如何傳遞 75MHz SPI 時(shí)鐘信號(hào)。頂部波形顯示供參參照的時(shí)鐘信號(hào),而底部波形顯示經(jīng)由多路復(fù)用器進(jìn)行傳遞后的輸出時(shí)鐘信號(hào)。如上圖所示,寄生多路復(fù)用器 CON 使時(shí)鐘上升沿和下降沿平緩。雖然大多數(shù) SPI 應(yīng)用不大受這一延遲的影響,但它顯示了多路復(fù)用器帶寬對(duì) SPI 時(shí)鐘信號(hào)的影響。
要縮短上升和下降時(shí)間,可以在同一個(gè) SPI 應(yīng)用中使用引腳對(duì)引腳 TMUX1574(2GHz 帶寬)。圖 1-5 展示了 TMUX1574 如何使用相同的 75MHz SPI 時(shí)鐘信號(hào)運(yùn)行。如底部波形所示,多路復(fù)用器對(duì)輸出 SPI 時(shí)鐘信號(hào)幾乎沒有影響。其原因在于 CON 能夠使 75MHz 時(shí)鐘信號(hào)在傳遞過程中幾乎不產(chǎn)生失真。使用具有較低 CON 的多路復(fù)用器會(huì)導(dǎo)致帶寬增加,這對(duì)于電路板布局或連接器會(huì)額外增加電容的系統(tǒng)至關(guān)重要。
在高性能系統(tǒng)中,F(xiàn)PGA 和 MCU 會(huì)需要借助外部存儲(chǔ)器擴(kuò)展存儲(chǔ)容量。該外部存儲(chǔ)器可以是易失性或非易失性存儲(chǔ)器(例如閃存),用于在斷電時(shí)儲(chǔ)存數(shù)據(jù)。該功能使得閃存非常適合儲(chǔ)存開機(jī)啟動(dòng)代碼、FPGA 配置數(shù)據(jù)和媒體文件。FPGA 和 MCU 通過由多路復(fù)用器路由的 SPI 協(xié)議與這些閃存進(jìn)行通信。該多路復(fù)用器為用戶提供多種訪問閃存的方法,而且都具有關(guān)斷保護(hù)功能,能夠在電源時(shí)序控制期間保護(hù) FPGA 和 MCU。根據(jù) SPI 協(xié)議、信號(hào)電壓和帶寬要求,選擇適合應(yīng)用的多路復(fù)用器。為了適用于各種各樣的 SPI 應(yīng)用,TI 高帶寬多路復(fù)用器產(chǎn)品組合支持廣泛的信號(hào)電壓,以獲得理想的 SPI 性能。
器件 | 配置 | 主要特性 |
---|---|---|
TMUX1574 | 2:1,4 通道 | 2GHz 帶寬,低導(dǎo)通電容 (7.5pF),低導(dǎo)通電阻 (2Ω),關(guān)斷保護(hù),1.8V 邏輯兼容 |
TMUX1575 | 2:1,4 通道 | 1.3mm x 1.3mm 封裝,1.2V 兼容控制輸入,關(guān)斷保護(hù),低導(dǎo)通電容 (10pF),低導(dǎo)通電阻 (1.7Ω),1.8GHz 帶寬 |
TMUX1511 | 1:1,4 通道 | 3GHz 帶寬,低導(dǎo)通電容 (3.3pF),低導(dǎo)通電阻 (2Ω),關(guān)斷保護(hù),1.8V 邏輯兼容 |
TS3A27518E | 2:1,6 通道 | 240MHz 帶寬,低導(dǎo)通電阻 (4.4Ω),關(guān)斷保護(hù),1.8V 邏輯兼容 |