VSYS = 3.3V 或 5V | 存儲(chǔ)器：LPDDR4 | VDD_CORE = 0.85V

圖 7-6 展示了 TPS6521908 型號(hào)在具有 3.3V 輸入電源和 LDDR4 的系統(tǒng)中為 AM62x 處理器供電的原理圖。在該配置中，Buck1 配置為 0.85V 輸出電壓，以便為內(nèi)核電源軌供電。根據(jù) AM62x 的規(guī)格所述，“VDD_CORE 和 VDDR_CORE 應(yīng)由同一電源供電，因此當(dāng) VDD_CORE 以 0.85V 電壓運(yùn)行時(shí)，這些電壓會(huì)一起斜升”。處理器需滿足這一要求，因而能夠使用同一 PMIC 電源軌 (Buck1) 對(duì) VDD_CORE 和 VDDR_CORE 供電。Buck2 和 Buck3 分別為 1.8V IO 域和 LPDDR 電壓供電。LDO1 配置為旁路，支持 SD 卡動(dòng)態(tài)電壓在 3.3V 和 1.8V 之間變化。LDO1 上的電壓變化可由 I2C 觸發(fā)，或?qū)?VSEL_SD 引腳設(shè)為高電平 (LDO1=3.3V) 或低電平 (LDO1=1.8V) 來(lái)觸發(fā)。LDO3 為 1.8V 模擬域供電。LDO2 和 LDO4 是可自由使用的電源資源，可用于為外設(shè)供電。該 NVM 型號(hào)的 GPO2 也經(jīng)過(guò)預(yù)編程，可在上電序列的第二個(gè)階段啟用，持續(xù)時(shí)間為 10ms。它可用于啟用外部電源開(kāi)關(guān)，滿足處理器序列要求。必須為電源開(kāi)關(guān)選擇適當(dāng)?shù)碾姎庖?guī)格，在第二個(gè)階段的 10ms 內(nèi)提供穩(wěn)定的輸出電壓（在 PMIC 啟動(dòng)上電序列的下一階段之前）。

TPS6521908 還支持 5V 輸入電源。當(dāng)使用 VSYS = 5V 時(shí)，請(qǐng)將外部電源開(kāi)關(guān)替換為 3.3V 降壓轉(zhuǎn)換器。此外部降壓轉(zhuǎn)換器由同一 PMIC GPO2 進(jìn)行啟用。

圖 7-6 TPS6521908 為 AM62 供電