ZHCAEM8A October 2024 – April 2025 ADC3641 , ADC3642 , ADC3643 , ADC3661 , ADC3662 , ADC3663 , ADC3681 , ADC3682 , ADC3683 , LMK04368-EP , LMK04832 , LMK04832-SEP , LMK04832-SP , LMX1204 , LMX1205 , LMX1404-EP , LMX1860-SEP , LMX1906-SP , LMX2571 , LMX2571-EP , LMX2572 , LMX2572LP , LMX2594 , LMX2595 , LMX2615-SP , LMX2694-EP , LMX2694-SEP , LMX2820

3 了解相位噪聲或抖動(dòng)如何影響 ADC 性能

方程式 1 描述了 ADC 的 SNR 關(guān)系。SNR_Q 是 ADC 固有的量化噪聲、SNR_N 是 ADC 的熱噪聲，SNR_J 是貢獻(xiàn)的總體抖動(dòng)。SNR_J（如方程式 4 所示）是整個(gè)時(shí)鐘信號(hào)鏈加性抖動(dòng)和相對(duì)于模擬輸入頻率的 ADC 固有孔徑抖動(dòng)的組合。以下公式清晰表明，總體 SNR 性能不僅僅取決于時(shí)鐘抖動(dòng)，而是多個(gè)項(xiàng)的綜合結(jié)果。

方程式 1.

{S N R}_{A D C} [d B c] = - 20 l o g ? \sqrt{{{[10}^{(\frac{{- S N R}_{Q}}{20})}]}^{2} + {{[10}^{(\frac{{- S N R}_{N}}{20})}]}^{2} + {[10^{(\frac{{- S N R}_{J}}{20})}]}^{2}}

方程式 2.

{S N R}_{Q} [d B c] = q u a n t i z a t i o n o f A D C

方程式 3.

{S N R}_{N} [d B c] = t h e r m a l S N R o f A D C

方程式 4.

{S N R}_{J} [d B c] = o v e r a l l j i t t e r = - 20 l o g ? (2 \times π \times f_{i n} \times t_{J})

方程式 5.

t_{J} = c o m b i n e d r m s j i t t e r = \sqrt{{(c l o c k i n p u t j i t t e r)}^{2} + {(A D C a p e r t u r e j i t t e r)}^{2}}

圖 3-1 使用更高性能的 TI ADC 之一 ADC3683 來模擬了方程式 1。每條有色曲線表示一個(gè)不同的時(shí)鐘抖動(dòng)值，說明了在整個(gè)模擬輸入頻率范圍內(nèi)增加時(shí)鐘抖動(dòng)如何降低 ADC3683 的 SNR。請(qǐng)注意，對(duì)于低模擬輸入頻率，無論整體采樣時(shí)鐘抖動(dòng)貢獻(xiàn)如何，ADC SNR 性能都會(huì)保持不變，因?yàn)?ADC 量化噪聲項(xiàng)和 SNR 熱噪聲項(xiàng)明顯高于時(shí)鐘輸入抖動(dòng)項(xiàng)。但是，隨著模擬輸入頻率的增加，SNR 開始下降，因?yàn)闀r(shí)鐘輸入項(xiàng)開始主導(dǎo)組合的 rms 抖動(dòng)項(xiàng)并掩蓋 ADC 量化噪聲項(xiàng)和 SNR 熱噪聲項(xiàng)，如方程式 4 和方程式 5 所示。很明顯，SNR 下降量在很大程度上取決于總體抖動(dòng)貢獻(xiàn)、ADC 孔徑抖動(dòng)（ADC3683 孔徑抖動(dòng)為 180fs）以及時(shí)鐘輸入抖動(dòng)與 ADC 孔徑抖動(dòng)的幅度差。圖 3-1 中的紅色虛線展示了 ADC3683 可實(shí)現(xiàn)的出色性能。綠色和黃色曲線純粹是理論曲線，無法在實(shí)踐中實(shí)現(xiàn)，旨在進(jìn)一步展示時(shí)鐘抖動(dòng)和 ADC SNR 之間的關(guān)系。

圖 3-1 SNR 與 Fin 外部時(shí)鐘抖動(dòng)關(guān)系

如前所述，當(dāng)使用更高的模擬輸入頻率時(shí)，需要性能更好的時(shí)鐘。這是因?yàn)樵黾幽M輸入信號(hào)的斜率或壓擺率會(huì)導(dǎo)致較大的轉(zhuǎn)換誤差。為了補(bǔ)償這種額外增加的誤差，系統(tǒng)需要抖動(dòng)較小的時(shí)鐘。圖 3-2 更清楚地說明了隨著模擬輸入頻率的增加，具有相同抖動(dòng)量的相同時(shí)鐘邊沿如何在相同時(shí)間內(nèi)轉(zhuǎn)換為更大的增量誤差和更差的 SNR。

圖 3-2 低模擬輸入頻率與相同時(shí)間段內(nèi)出現(xiàn)的相同采樣時(shí)鐘邊沿

圖 3-3 高模擬輸入頻率與相同時(shí)間段內(nèi)出現(xiàn)的相同采樣時(shí)鐘邊沿