ZHCAFN3 August 2022 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1 , TDA4VPE-Q1
有關(guān) Jacinto 器件的完整架構(gòu)概述,請參閱相應(yīng) SoC 的器件技術(shù)參考手冊。Jacinto 7 SoC 采用異構(gòu)架構(gòu),以混合關(guān)鍵性為設(shè)計目標,在性能、外設(shè)和功能安全要求方面具有可擴展性。Jacinto 系列中各個器件的安全元件分區(qū)和安全目標均略有不同,表 1 對此進行了總結(jié)。
主域 | MCU 域 | 擴展 MCU 島 | 總 DMIPS (ASIL-D/SIL-3) | |
---|---|---|---|---|
DRA829/TDA4VM | ASIL-B/SIL-2 | ASIL-D/SIL-3 | 不適用 | 高達 2K |
DRA821 | ASIL-B/SIL-2 | ASIL-D/SIL-3 | ASIL-D/SIL-3 | 高達 4K |