ZHCY202 November 2023 LMK3H0102 , LMKDB1104 , LMKDB1108 , LMKDB1120
數(shù)據(jù)中心的另一個(gè)趨勢(shì)是時(shí)鐘集成，它可以實(shí)現(xiàn)更高的可靠性、更小的尺寸和更低的成本。在空間有限的子卡上，縮小面積尤其重要。
集成時(shí)的一個(gè)重要步驟是消除外部晶體諧振器 (XTAL) 或晶體振蕩器 (XO)。一些供應(yīng)商提供集成了 XTAL 的 IC，但這種集成有一些缺點(diǎn)。首先，晶體集成通常需要具有基板的特殊 Land Grid Array (LGA) 封裝，而不是更簡(jiǎn)單的業(yè)界優(yōu)選 Quad Flat No-Lead (QFN) 封裝。LGA 封裝成本更高，而且不利于焊料檢查。此外，將晶體堆疊在基礎(chǔ)芯片頂部會(huì)增加封裝高度。例如，常規(guī) QFN 封裝的高度僅為 0.9mm。由于集成了晶體，封裝高度可達(dá) 1.7mm，這對(duì)于外殼而言可能是個(gè)問(wèn)題。
集成 BAW 可以避免所有這些問(wèn)題。BAW 不僅提供低于 65fs 的 RMS 抖動(dòng)，而且體積非常小，成本也很低。將 BAW 芯片放在基板芯片上不需要 LGA 封裝；常規(guī)的 0.8mm 或 0.9mm QFN 封裝高度就足夠了。因此，BAW 集成的成本遠(yuǎn)低于晶體集成。此外，與晶體相比，BAW 對(duì)振動(dòng)的敏感性較低，老化性能更好，并且故障率也低得多。數(shù)據(jù)和詳細(xì)信息可在參考資料 [2] 和 [3] 中找到。
集成還使設(shè)計(jì)人員能夠組合緩沖器、多路復(fù)用器和本地時(shí)鐘。單個(gè)集成電路可以生成本地 PCIe 時(shí)鐘、緩沖或多路復(fù)用外部 PCIe 時(shí)鐘，同時(shí)對(duì) 1PPS 信號(hào)進(jìn)行電平轉(zhuǎn)換。一個(gè)時(shí)鐘發(fā)生器即可滿足您的所有時(shí)鐘需求，而無(wú)需使用多個(gè)時(shí)鐘發(fā)生器、多路復(fù)用器、緩沖器和振蕩器。