LMK5C33216AS1
- 基于 BAW VCO 的超低抖動(dòng)無(wú)線(xiàn)時(shí)鐘
- 在 491.52MHz 下典型 RMS 抖動(dòng)為 40fs,最大 RMS 抖動(dòng)為 57fs
- 在 245.76MHz 下典型 RMS 抖動(dòng)為 50fs,最大 RMS 抖動(dòng)為 62fs
- 三個(gè)高性能數(shù)字鎖相環(huán) (DPLL) 與模擬鎖相環(huán) (APLL) 配對(duì)
- 可編程 DPLL 環(huán)路帶寬范圍為 1mHz 至 4kHz
- DCO 頻率調(diào)節(jié)步長(zhǎng) < 1ppt
- 兩個(gè)差動(dòng)或單端 DPLL 輸入
- 1Hz (1PPS) 至 800MHz 輸入頻率
- 數(shù)字保持和無(wú)中斷切換
- 16 個(gè)采用可編程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式的差動(dòng)輸出
- 當(dāng)在 OUT[1:0]_P/N、GPIO1 和 GPIO2 上配置 6 個(gè) LVCMOS 頻率輸出并在 OUT[15:0]_P/N 上配置 14 個(gè)差動(dòng)輸出時(shí),總共最多 20 個(gè)頻率輸出
- 支持可編程擺幅和共模的 1Hz (1PPS) 至 1250MHz 輸出頻率
- 符合 PCIe 第 1 代到第 6 代標(biāo)準(zhǔn)
- I2C 三線(xiàn)制 SPI 或四線(xiàn)制 SPI
- 工作溫度:-40°C 至 85°C
LMK5C33216AS1 是一款高性能網(wǎng)絡(luò)同步器和抖動(dòng)清除器,旨在滿(mǎn)足無(wú)線(xiàn)通信和基礎(chǔ)設(shè)施應(yīng)用的嚴(yán)格要求。
該器件附帶軟件支持,用于實(shí)現(xiàn) IEEE-1588 PTP 同步到主基準(zhǔn)時(shí)鐘源。如需更多信息,請(qǐng)聯(lián)系 TI。
器件集成了 3 個(gè) DPLL 和 3 個(gè) APLL,可通過(guò)可編程環(huán)路帶寬 (LBW) 提供無(wú)中斷切換和抖動(dòng)衰減功能,具備一個(gè)外部環(huán)路濾波器,充分提升了靈活性和易用性。
APLL3 具有超高性能 PLL 和 TI 專(zhuān)有的體聲波 (BAW) 技術(shù)。BAW APLL 可以生成 491.52MHz 輸出時(shí)鐘,其 RMS 抖動(dòng)典型值為 40fs / 最大值為 60fs(12kHz 至 20MHz),而不受 DPLL 基準(zhǔn)輸入的頻率和抖動(dòng)特性的影響。APLL2 和 APLL1(傳統(tǒng) LC VCO)提供用于第二或第三頻率域和/或同步域的選項(xiàng)。
基準(zhǔn)驗(yàn)證電路會(huì)監(jiān)測(cè) DPLL 基準(zhǔn)輸入,并在檢測(cè)到或丟失輸入時(shí)自動(dòng)執(zhí)行無(wú)中斷切換。零延遲模式 (ZDM) 可控制輸入和輸出之間的相位關(guān)系。
該器件可通過(guò) I2C 或 SPI 進(jìn)行全面編程。集成的 EEPROM 可用于自定義系統(tǒng)啟動(dòng)時(shí)鐘。該器件還具有出廠(chǎng)默認(rèn)的 ROM 配置文件作為備用選項(xiàng)。
技術(shù)文檔
類(lèi)型 | 標(biāo)題 | 下載最新的英語(yǔ)版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 數(shù)據(jù)表 | 適 具有 IEEE-1588 PTP 棧軟件的 2 路輸入、16 路輸出 LMK5C33216AS1 3-DPLL 3-APLL 網(wǎng)絡(luò)同步器 數(shù)據(jù)表 (Rev. A) | PDF | HTML | 英語(yǔ)版 (Rev.A) | PDF | HTML | 2025年 3月 3日 |
設(shè)計(jì)和開(kāi)發(fā)
如需其他信息或資源,請(qǐng)點(diǎn)擊以下任一標(biāo)題進(jìn)入詳情頁(yè)面查看(如有)。
PSPICE-FOR-TI — PSpice? for TI 設(shè)計(jì)和仿真工具
借助?PSpice for TI 的設(shè)計(jì)和仿真環(huán)境及其內(nèi)置的模型庫(kù),您可對(duì)復(fù)雜的混合信號(hào)設(shè)計(jì)進(jìn)行仿真。創(chuàng)建完整的終端設(shè)備設(shè)計(jì)和原型解決方案,然后再進(jìn)行布局和制造,可縮短產(chǎn)品上市時(shí)間并降低開(kāi)發(fā)成本。?
在?PSpice for TI 設(shè)計(jì)和仿真工具中,您可以搜索 TI (...)
封裝 | 引腳 | CAD 符號(hào)、封裝和 3D 模型 |
---|---|---|
VQFN (RGC) | 64 | Ultra Librarian |
訂購(gòu)和質(zhì)量
- RoHS
- REACH
- 器件標(biāo)識(shí)
- 引腳鍍層/焊球材料
- MSL 等級(jí)/回流焊峰值溫度
- MTBF/時(shí)基故障估算
- 材料成分
- 鑒定摘要
- 持續(xù)可靠性監(jiān)測(cè)
- 制造廠(chǎng)地點(diǎn)
- 封裝廠(chǎng)地點(diǎn)