隨著業(yè)界趨勢(shì)不斷突碰解析度與精密度的界限，在訊號(hào)鏈中實(shí)現(xiàn)最低雜訊就更形重要。突破這些限制時(shí)，不僅必須考慮類比轉(zhuǎn)數(shù)位轉(zhuǎn)換器 (ADC) 及放大器等訊號(hào)鏈元件的雜訊，也必須考慮開關(guān)及低壓降穩(wěn)壓器 (LDO) 等電源產(chǎn)品的雜訊。矽晶片技術(shù)的進(jìn)步減少了在電源拓?fù)渲袑?shí)現(xiàn)低雜訊和高精密度時(shí)的權(quán)衡取捨。

24 位元 delta-sigma ADC 的最新趨勢(shì)提高了取樣速度並降低了功耗。新型低雜訊電源供應(yīng)器和低雜訊電壓參考可善用這些趨勢(shì)，並協(xié)助 ADC 在低功耗應(yīng)用中實(shí)現(xiàn)高解析度量測(cè)。

為了實(shí)現(xiàn)最低雜訊，我們來回顧一下訊號(hào)鏈和電源架構(gòu)中的雜訊來源。圖 1 顯示了一個(gè)典型的訊號(hào)鏈應(yīng)用，該應(yīng)用以 ADC 為中心，需要外部電壓參考、時(shí)脈和訊號(hào)調(diào)節(jié)電路。圖 1 中的每個(gè)元件都會(huì)產(chǎn)生系統(tǒng)雜訊，需要進(jìn)行最佳化。

圖 1 常見訊號(hào)鏈電源架構(gòu)。