在受控 RLC 值以外，PCB 具有固有的寄生效應，對整體電路板性能有益。通常，這種寄生效應對于設計的功能不利。在設計耗除 ESD 的電路時，電感是需要考慮的重要寄生因素。因為（參閱下文“注釋 1”）V_ESD = V_{br_TVS} + R_DYN(TVS)I_ESD + L(dI_ESD/dt)，且術語dI_ESD/dt 非常大，ESD 事件中的強制電流將導致任何電感上的大電壓下降。例如，在 IEC 61000-4-2 指定的 8kV ESD 事件中，dI_ESD/dt = (30A)/(0.8×10^-9s) = 4 × 10¹⁰A/s。所以即便只有 0.25nH 的電感，也會給系統(tǒng)帶來額外的 10V 電壓。

圖 2-1 中顯示了四個寄生電感器：L₁ 和 L₂ 是 ESD 源（通常是一個連接器）和 TVS 之間電路中的電感，L₃ 是 TVS 和接地端之間的電感，L₄ 是 TVS 和受保護 IC 之間的電感。在不考慮過孔的情況下，電感器 L₁ 和 L₄ 通常取決于設計約束，如阻抗控制的信號線。然而，通過使 L₄ 遠大于 L₁， I_ESD 仍可以“轉向”到 TVS。通過在 PCB 設計規(guī)則允許的情況下將 TVS 布放到接近到 ESD 源的位置，同時使受保護 IC 遠離 TVS（例如接近 PCB 中間）來實現(xiàn)這一點。這可以有效產生 L₄ >> L₁ 的效果，幫助將 I_ESD 分流到 TVS?？拷B接器布放 TVS 也會減輕輻射進系統(tǒng)中的 EMI。在設計良好的系統(tǒng)中， L₂ 處的電感器是不應該存在的。這表示 TVS 和受保護線路之間存在殘樁。應避免這種設計做法。受保護線路應直接從 ESD 源連接到 TVS 的引腳，理想情況是路徑上沒有過孔。L₃ 處的電感器表示 TVS 和接地端之間的電感。該電感值應盡可能地降低，并且可能是影響 V_ESD 的最主要寄生效應。提供給“受保護線路”節(jié)點的電壓將為 V_ESD = V_{br_TVS} + I_ESDR_DYN(TVS) + (L₂ + L₃)(dI_ESD/dt)。因此 PCB 設計人員需要盡可能減少 L₃ 并消除 L₂。盡可能減少 L₃ 的方法在Topic Link Label2.4 中進行了介紹。盡可能減少 L₁ 的方法在Topic Link Label2.2 和Topic Link Label2.3 中進行了介紹。

總結

• 盡可能減小 ESD 源與通過 TVS 的接地路徑之間的電感
• 在設計規(guī)則允許的情況下，將 TVS 放置在連接器附近
• 使受保護 IC 與 TVS 之間的距離遠遠超過 TVS 到連接器的距離
• 請勿在 TVS 和受保護線路之間使用殘樁，直接從 ESD 源布線到 TVS
• 盡可能減小 TVS 與接地之間的電感至關重要