ZHCABL9A February 2015 – April 2022 ESD401 , TPD12S015 , TPD12S015A , TPD12S016 , TPD12S520 , TPD12S521 , TPD13S523 , TPD1E05U06 , TPD1E10B06 , TPD1E10B09 , TPD1S414 , TPD1S514 , TPD2E001 , TPD2E001-Q1 , TPD2E009 , TPD2E1B06 , TPD2E2U06-Q1 , TPD2EUSB30 , TPD2S017 , TPD3S014 , TPD3S044 , TPD4E001-Q1 , TPD4E004 , TPD4E02B04 , TPD4E05U06 , TPD4E05U06-Q1 , TPD4E101 , TPD4E1U06 , TPD4E6B06 , TPD4EUSB30 , TPD4F202 , TPD4S010 , TPD4S014 , TPD4S1394 , TPD4S214 , TPD5S115 , TPD5S116 , TPD6E004 , TPD6E05U06 , TPD6F002-Q1 , TPD6F003 , TPD6F202 , TPD7S019 , TPD8E003 , TPD8F003
僅當(dāng) TVS 具有極低電感的接地路徑時(shí),成功消除 ESD 源和 TVS 之間的所有寄生電感才會(huì)有效。TVS 接地引腳應(yīng)連接到同一層的接地平面,且該接地平面與直接相鄰層上的另一個(gè)接地平面耦合。這些接地平面應(yīng)通過(guò)過(guò)孔拼接在一起,其中一個(gè)過(guò)孔緊鄰 TVS 的接地引腳(參閱圖 2-8)。
圖 2-7 顯示了單通道 TVS 周?chē)?PCB 電感(如前文圖 2-1 中所示)。本節(jié)僅考慮 L3 處的電感。請(qǐng)注意,在消除 L2 的情況下,在 ESD 事件期間提供給受保護(hù) IC 的電壓將為 VESD = Vbr_TVS + IESDRDYN(TVS) + L3(dIESD/dt),而在 8kV 下,dIESD/dt = 4 × 1010。顯然,L3 必須盡可能地降低。
為了降低 L3,TVS 接地引腳最好直接連接到耦合的接地平面。圖 2-8 展示了連接到頂層接地平面的 TVS 的接地焊盤(pán)。這里有四個(gè)拼接過(guò)孔,將頂層接地平面與內(nèi)部接地平面連接。根據(jù)層數(shù)和電路板設(shè)計(jì),這些過(guò)孔可能連接到多個(gè)接地平面層。接地機(jī)箱螺栓位置也非常接近 TVS 接地焊盤(pán)。類(lèi)似這種的接地方案會(huì)為 L3 帶來(lái)極低的接地阻抗。
因?yàn)榉庋b類(lèi)型,圖 2-8 與某些類(lèi)型的 TVS 無(wú)關(guān)。采用 BGA 封裝且接地引腳被其他引腳圍繞的 TVS 需要通過(guò)過(guò)孔連接一個(gè)內(nèi)部接地平面,最好是多個(gè)耦合的接地平面。圖 2-9 展示了一個(gè)具有這種接地引腳的 TVS。
需要構(gòu)建過(guò)孔以提供盡可能小的阻抗。由于趨膚效應(yīng),最大化 GND 過(guò)孔的表面區(qū)域可以將接地路徑的阻抗最小化。因此,使過(guò)孔焊盤(pán)直徑和過(guò)孔鉆取直徑盡可能大,從而使過(guò)孔表面外部和內(nèi)部的表面積最大化。接地平面在 GND 過(guò)孔的臨近區(qū)域內(nèi)不應(yīng)斷開(kāi)。如果可能,將 GND 過(guò)孔與多個(gè)層上的接地平面連接,以盡可能減少阻抗。GND 過(guò)孔應(yīng)使用非導(dǎo)電填充物(如樹(shù)脂)而不是導(dǎo)電填充物填充,目的是保留由鉆孔產(chǎn)生的過(guò)孔內(nèi)部的表面積。GND 過(guò)孔應(yīng)當(dāng)電鍍?cè)?SMD 焊盤(pán)上。GND 過(guò)孔和非接地平面(例如電源平面)之間的間隙應(yīng)保持最小。這會(huì)增加電容,而電容可以降低阻抗。