ZHCABX8A July 2021 – November 2022 TPS62800 , TPS62801 , TPS62802 , TPS62806 , TPS62807 , TPS62808 , TPS62864 , TPS62865 , TPS62866 , TPS62867 , TPS62868 , TPS62869 , TPSM82810 , TPSM82813 , TPSM82816 , TPSM82864A , TPSM82866A , TPSM82866C , TPSM8287B30
3 TPS62864/6/8/9：VSET/VID 引腳
如前文所述，VSET/VID 引腳用作啟動引腳，可以正確設置器件的輸出電壓和 I2C 地址。在運行期間，該引腳可用于為輸出電壓選擇 VOUT 寄存器（低電平 = VOUT 寄存器 1；高電平 = VOUT 寄存器 2）（請參閱 TPS62868x 具有 I2C 接口、采用 QFN 封裝的 2.4V 至 5.5V 輸入、4A/6A 同步降壓轉換器數(shù)據(jù)表和 TPS62864/6 具有 I2C 接口、采用 WCSP 封裝的 2.4V 至 5.5V 輸入、4A 和 6A 同步降壓轉換器數(shù)據(jù)表）。
如果設計人員希望將 VSET/VID 引腳設置為低電平，則可以采用標準配置，如圖 3-1 所示：只需放置一個接地的電阻即可。在 t_startup_delay 期間，可以執(zhí)行 R2D 轉換而不產(chǎn)生額外寄生效應，而在運行期間會將引腳下拉至 GND。
相反，如果設計人員希望將 VSET/VID 引腳設置為高電平），則需要與電阻并聯(lián)一個驅動電路以正確驅動輸入。
推薦的解決方案是使用一個外部數(shù)字電路（例如 FPGA 或 MCU）在運行期間正確驅動引腳，如圖 3-1 所示。
圖 3-1 典型應用原理圖，包括使用 MCU 的 VSET/VID 驅動電路啟動時，GPIO 應處于高阻抗狀態(tài)：VSET/VID 引腳只能看到用于設置正確輸出電壓的電阻（加上 GPIO 寄生效應）。在啟動階段之后，設計人員可以根據(jù)改變 GPIO 狀態(tài)的推薦操作來決定將引腳拉至高電平還是低電平（也可以在運行期間切換引腳極化以適應任何特定需求）。
設計人員只需確保 GPIO 寄生效應低于Topic Link Label2中指出的最大寄生效應。
例如，MSP430FR2000 數(shù)據(jù)表指定了 20nA 的高阻抗漏電流和 5pF 的輸入電容，符合上述規(guī)格。
| 參數(shù) | 測試條件 | VCC | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|---|
| VIT+ | 正向輸入閾值電壓 | 2V | 0.90 | 1.50 | V | ||
| 3V | 1.35 | 2.25 | |||||
| VIT- | 負向輸入閾值電壓 | 2V | 0.50 | 1.10 | V | ||
| 3V | 0.75 | 1.65 | |||||
| Vhys | 輸入電壓滯后 (VIT+-VIT-) | 2V | 0.3 | 0.8 | V | ||
| 3V | 0.4 | 1.2 | |||||
| RPull | 上拉或下拉電阻 | 對于上拉電阻：VIN = VSS 對于下拉電阻：VIN = VCC |
20 | 35 | 50 | kΩ | |
| CI,dig | 輸入電容，僅數(shù)字端口引腳 | VIN = VSS 或 VCC | 3 | pF | |||
| CI,ana | 輸入電容，共享模擬功能的端口引腳 | V輸入 = VSS 或 VCC | 5 | pF | |||
| Ilkg(Px.y) | 高阻抗泄漏電流 | 2V，3V | -20 | +20 | nA | ||
| t(int) | 外部中斷時序（設置中斷標志的外部觸發(fā)脈沖持續(xù)時間） | 具有中斷功能的端口（請參見框圖和引腳功能描述） | 2V，3V | 50 | ns | ||