ZHCACK4 april 2023
2.4.2 BQ25890H 中可編程 D+/D– 輸出驅(qū)動(dòng)器簡介
BQ25890H 允許獨(dú)立控制每條 D+/D– 線路，從而輸出預(yù)設(shè)電壓電平（0V、0.6V、1.2V、2.0V、2.7V、3.3V 和 HiZ）中的一個(gè)預(yù)設(shè)值。可通過 I2C 為每條線路設(shè)置其中一個(gè)預(yù)設(shè)值。這樣就可以在充電器和適配器之間實(shí)現(xiàn)握手協(xié)議，且適配器具備一個(gè)可調(diào)節(jié)電壓的接口，例如 CHY100 和 CHY103 接口。由于適配器電壓是可控的，因此可對(duì)充電器的工作點(diǎn)進(jìn)行微調(diào)，從而確保充電期間的高效率。此外，如果電壓更高，則可實(shí)現(xiàn)高效的高充電電流。充電時(shí)間會(huì)相應(yīng)縮短，這使得該器件對(duì)高容量電池越來越有吸引力。BQ25890H 的 REG01 包含控制 D+/D– 輸出驅(qū)動(dòng)器所需的位。主機(jī)處理器可以通過 I2C 與充電器通信，并修改該寄存器來模擬相關(guān)的適配器接口。該寄存器還包含可在輸入電流檢測期間啟用 HVDCP 和 MaxCharge 適配器檢測的位。
圖 2-7 DPDM 接口的可調(diào)適配器輸出階躍圖 2-7 通過示例展示了執(zhí)行增函數(shù)或減函數(shù)后該特性的情形，其中 Dx_y 表示基于所用協(xié)議的特定 D+ 或 D– 閾值，而 ?V 則表示輸出電壓階躍的分辨率。D+/D– 可通過 AP 配置生成多個(gè)脈沖信號(hào)周期。通過采用不同的 D+ 和 D– 脈沖信號(hào)組合來增加或減少適配器的輸出，例如，動(dòng)態(tài)調(diào)整適配器的輸出功率。
| 位 | 字段 | 類型 | 復(fù)位 | 說明 | |
|---|---|---|---|---|---|
| 7 | DP_DAC[2] | 讀/寫 | 通過 REG_RST | D+ 引腳輸出驅(qū)動(dòng)器 000 – HiZ 模式（默認(rèn)） 001 – 0V (V0P0_VSRC) 010 – 0.6V (V0P6_VSRC) 011 – 1.2V (V1P2_VSRC) 100 – 2.0V (V2P0_VSRC) 101 – 2.7V (V2P7_VSRC) 110–3.3V (V3P3_VSRC) 111 – 保留 插入輸入源時(shí)，寄存器位復(fù)位為默認(rèn)值，并可在 D+/D– 檢測完成后進(jìn)行更改。 |
|
| 6 | DP_DAC[1] | 讀/寫 | 通過 REG_RST | ||
| 5 | DP_DAC[0] | 讀/寫 | 通過 REG_RST | ||
| 4 | DM_DAC[2] | 讀/寫 | 通過 REG_RST | D– 引腳輸出驅(qū)動(dòng)器 000 – HiZ 模式（默認(rèn)） 001 – 0V (V0P0_VSRC) 010 – 0.6V (V0P6_VSRC) 011 – 1.2V (V1P2_VSRC) 100 – 2.0V (V2P0_VSRC) 101 – 2.7V (V2P7_VSRC) 110 – 3.3V (V3P3_VSRC) 111 – 保留 插入輸入源時(shí)，寄存器位復(fù)位為默認(rèn)值，并可在 D+/D– 檢測完成后進(jìn)行更改。 |
|
| 3 | DM_DAC[1] | 讀/寫 | 通過 REG_RST | ||
| 2 | DM_DAC[0] | 讀/寫 | 通過 REG_RST | ||
| 1 | EN_12V | 讀/寫 | 通過 REG_RST | 為 MaxCharge 和 HVDCP 啟用 12V 檢測 0：禁用 12V 檢測（默認(rèn)值） 1：啟用 12V 檢測 |
|
| 0 | VINDPM_OS | 讀/寫 | 通過 REG_RST | 輸入電壓限制偏移 0：400mV 1：600mV（默認(rèn)值） |
|