ZHCADE7 November 2023 CDCE6214 , CDCE6214-Q1 , CDCE6214Q1TM , LMK00301 , LMK00304 , LMK00306 , LMK00308 , LMK00334 , LMK00334-Q1 , LMK00338 , LMK03318 , LMK03328 , LMK3H0102 , LMK6C , LMK6H , LMKDB1104 , LMKDB1108 , LMKDB1120 , LMKDB1202 , LMKDB1204
3.3 擴(kuò)頻時(shí)鐘
通用時(shí)鐘和獨(dú)立參考架構(gòu)均支持展頻時(shí)鐘。使用 SSC 時(shí)，時(shí)鐘頻率被調(diào)制，從而將輻射發(fā)射分布在多個(gè)頻率上，而不是單個(gè)峰值頻率上。這種頻率調(diào)制會(huì)增加抖動(dòng)。通用時(shí)鐘 PCIe 系統(tǒng)指定 30kHz 至 33kHz 之間的調(diào)制頻率，擴(kuò)展范圍在 0% 和 -0.5% 之間，稱為向下展頻 SSC。對(duì)于獨(dú)立參考架構(gòu)，擴(kuò)展范圍為 0% 至 -0.3%。圖 3-3 展示了不帶 SSC 時(shí)的峰值能量與帶 -0.5% 向下展頻 SSC 時(shí)的峰值能量之間的差異。-5dB 處的單個(gè) 100MHz 峰值適用于不帶 SSC 的情況。啟用 -0.5% 向下展頻 SSC 后，能量峰值為 -14dB。
如果 100MHz REFCLK 具有 -0.5% 向下展頻 SSC，PCIe 器件必須能夠承受 100MHz 的較大 ppm 變化：在典型頻率穩(wěn)定性預(yù)算中為 100ppm，在時(shí)鐘頻率擴(kuò)展中為 2500ppm。此規(guī)格通常表示為 -100ppm 至 +2600ppm。在 SRIS 中，允許的最大向下展頻 SSC 為 -0.3%。這種情況下的總頻率穩(wěn)定性為 -100ppm 至 +1600ppm。
圖 3-3 不帶 SSC 和 -0.5% 向下展頻 SSC 時(shí)為 100MHz REFCLK對(duì)于通用時(shí)鐘架構(gòu)，兩個(gè)時(shí)鐘的抖動(dòng)相同。因此，對(duì)于獨(dú)立參考架構(gòu)的 SSC，時(shí)鐘可以是獨(dú)立基準(zhǔn)無展頻 (SRNS) 或獨(dú)立基準(zhǔn)獨(dú)立展頻 (SRIS)。使用 SRIS 時(shí)，發(fā)送器和接收器在任何給定時(shí)間的時(shí)鐘頻率都不同。在這種情況下，兩個(gè) PCIe 器件都會(huì)通過實(shí)現(xiàn)緩沖器來解決時(shí)鐘頻率差異問題。