3 具有最小延時的確定性實(shí)時通信

圖 3-1 顯示了影響機(jī)器人系統(tǒng)實(shí)時性能的延時和抖動，需要對其量化以確保實(shí)現(xiàn)必要的計(jì)時性能。

量化抖動和延時性能定義了機(jī)器人控制移動的最大加速度和速度。必須在每個物理層 (PHY) 上進(jìn)行測試，以確定抖動和延時性能。通過這些測試的結(jié)果，可以了解潛在的接口更改可能對系統(tǒng)性能產(chǎn)生的時序影響。

因此，設(shè)計(jì)人員必須了解協(xié)議的最后期限要求，由此可以通過測量該接口的抖動和延時來輕松確定所選的 PHY 是否能夠滿足所需要求。

物理層確定性的量化也會影響所選的工業(yè)協(xié)議。迄今為止，尚未最終確定可在 SPE PHY 層上使用的通用工業(yè)協(xié)議。相反，設(shè)計(jì)人員必須開發(fā)專有系統(tǒng)或使用尚未標(biāo)準(zhǔn)化的協(xié)議，從而導(dǎo)致產(chǎn)品開發(fā)時間和風(fēng)險增加。人們正在不斷努力解決在工業(yè)環(huán)境中采用 SPE 的這一障礙，并且市場上已經(jīng)有使用該技術(shù)的系統(tǒng)。

為了量化和評估單對雙絞線 PHY 的確定性性能，我們設(shè)計(jì)了一種測試設(shè)置來執(zhí)行這些測量。該測試旨在對菊花鏈工業(yè)系統(tǒng)進(jìn)行仿真，其中添加了測試點(diǎn)以簡化 TX_CTRL 和 RX_CTRL MII 信號的測量。圖 3-2 展示了系統(tǒng)測試設(shè)置。

主機(jī)傳輸并定義發(fā)送到電纜上的以太網(wǎng)數(shù)據(jù)包。子系統(tǒng) 1 構(gòu)建為中繼器功能，可將數(shù)據(jù)包轉(zhuǎn)發(fā)至下一塊電路板。子系統(tǒng) N 構(gòu)建為環(huán)回功能，用于接收以太網(wǎng)數(shù)據(jù)包并將數(shù)據(jù)包傳回同一根電纜。

需要使用這些模塊來模擬工業(yè)菊花鏈系統(tǒng)，該系統(tǒng)通常用于 EtherCAT、簡單開放實(shí)時以太網(wǎng) (SORTE)、Profinet 等工業(yè)協(xié)議。

每個模塊都有兩個以太網(wǎng) PHY（PHY1 和 PHY2），這會增加數(shù)據(jù)包傳輸?shù)难訒r。圖 3-3 說明了此延時的影響因素。

圖 3-3 顯示了這些 PHY 和 MAC 如何影響延時。每個影響因素的編號依次為 (i) 到 (iii)。圖 3-4 說明了如何將這些帶編號的延時與圖 3-2 中的子系統(tǒng)相關(guān)聯(lián)。

圖 3-4 中的延時影響顯示在一個方向上，對于測量，這意味著主機(jī)向子系統(tǒng) 1 發(fā)送數(shù)據(jù)包，該數(shù)據(jù)包現(xiàn)在位于從子系統(tǒng) 1 發(fā)送回主機(jī)的 MAC 中。此設(shè)置使得在系統(tǒng)級別測量 TI 100BASE-T1 和 1000BASE-T1 PHY 的周期時間成為可能。在本例中，如前所述，測試期間使用了 0.5m STP 電纜。

以下條件適用于圖 3-5 至圖 3-7 中所示的屏幕抓圖。

• 測量點(diǎn) 1 顯示了 PHY1 (i) 和 PHY 2 (iii) 產(chǎn)生的總延時，顯示了 PHY 的 RX 和 TX 組合延時。
• 測量點(diǎn) 2 顯示了系統(tǒng) MAC 層產(chǎn)生的延時。
• 測量點(diǎn) 3 顯示了 PHY2 (i) 和 PHY 1 (iii) 產(chǎn)生的總延時，顯示了 PHY 的 RX 和 TX 組合延時。

圖 3-5 顯示了 DP83TC812 PHY 的 RGMII 延時和 AM64x Sitara? 處理器的 MAC 延時。DP83TC812x-Q1 符合 TC-10 標(biāo)準(zhǔn)的 100BASE-T1 汽車以太網(wǎng) PHY 數(shù)據(jù)表中也提供了 PHY 延時規(guī)格。圖 3-6 類似地顯示了 DP83TG720 PHY 的 RGMII 延時和 AM64x Sitara 處理器的 MAC 延時。

周期時間還受數(shù)據(jù)包長度的影響，了解所選 PHY 層上所需的帶寬也需要數(shù)據(jù)包長度。對于測試設(shè)置，以太網(wǎng)數(shù)據(jù)包的定義方式如下：64 字節(jié)有效載荷和 12 字節(jié)有效載荷開銷。除了系統(tǒng)延時之外，還需要考慮數(shù)據(jù)包長度時間。表 3-1 列出了對圖 3-4 中所示系統(tǒng)進(jìn)行測試所得的測量值。

默認(rèn)情況下，DP83TG720 會實(shí)現(xiàn)用于錯誤控制編碼 (ECC) 和前向糾錯 (FEC) 的 Reed Solomon (RS) 編碼器。這種編碼會明顯增加周期延時。有關(guān) Reed Solomon 編碼的更多信息，請參閱 Reed Solomon 解碼器： TMS320C64x 實(shí)現(xiàn) 應(yīng)用手冊。

對于菊花鏈通信分支上具有 7 到 10 個子系統(tǒng)的機(jī)械臂來說，這對于系統(tǒng)性能意味著什么？表 3-2 中的數(shù)據(jù)是在假設(shè)數(shù)據(jù)包在重新傳輸之前已完全接收到的情況下獲得的。這種比較假設(shè)完整的數(shù)據(jù)包作為半雙工數(shù)據(jù)傳輸發(fā)送，即使 Base-T1 可以支持全雙工模式。使用收發(fā)器的全雙工能力可以改善數(shù)據(jù)傳輸?shù)难訒r；但是，使用 PHY 的這一特性在很大程度上取決于用于實(shí)現(xiàn)系統(tǒng)的協(xié)議。

表 3-2 中的結(jié)果表示 PHY 延時、MAC 延時和數(shù)據(jù)包長度時間的影響

該示例僅考慮將數(shù)據(jù)包從主機(jī)移動到子系統(tǒng) 10 所需的時間。發(fā)送數(shù)據(jù)包，使其通過所有子系統(tǒng)，然后再返回主機(jī)時，要使用 MAC 延時加上 RX (PHY1) 和 TX (PHY2) 延時來定義延時值。該時間會加倍，如表 3-2 的全環(huán)回 列中所示。

對于該使用 10 個菊花鏈子系統(tǒng)的機(jī)器人系統(tǒng)，發(fā)送一個數(shù)據(jù)包來回最快為 40.32μs，最慢為 158.92μs。這些時間限制了定義的系統(tǒng)級最大通信時間可達(dá)到的范圍。

對于使用多達(dá) 10 個子系統(tǒng)的機(jī)器人，該時間間隔通常足夠快，能夠?qū)崿F(xiàn)良好的系統(tǒng)性能。