ZHCAEL7B July 2022 – December 2024 AM623 , AM625
本節(jié)提供了使用正常容量 (NC) UDMA 通道進行 DDR 至 DDR 塊復制的測試結(jié)果和觀察結(jié)論。有關詳細信息，請參閱表 3-5。
| 說明 | |
|---|---|
| 正常容量 (NC) | 提供了基本數(shù)量的描述符和 TR 預取以及 Tx/Rx 控制和數(shù)據(jù)緩沖。非常適用于與片上存儲器和 DDR 通信的大多數(shù)外設傳輸。緩沖區(qū)大小為 192B 時，此 FIFO 深度允許每個傳輸周期進行 3 次數(shù)據(jù)突發(fā)為 64B 的讀取事務。 |
以下測量結(jié)果是通過使用 DDR 的 A53 上的裸機芯片驗證測試收集的。傳輸描述符和環(huán)位于 DDR 中。測試在以下條件下完成：0.75V VDD_CORE、1.25Hz A53 內(nèi)核和 1600MT/s LPDDR4。傳輸尺寸范圍為 1KiB 至 512KiB。
| 緩沖區(qū)大小 (KiB) | NC 通道帶寬 (MiB/s) | NC 通道延遲 (μs) |
|---|---|---|
| 1 | 77.02 | 12.68 |
| 2 | 143.61 | 13.60 |
| 4 | 207.45 | 18.83 |
| 8 | 302.46 | 25.83 |
| 16 | 360.36 | 43.36 |
| 32 | 413.03 | 75.66 |
| 64 | 444.93 | 140.47 |
| 128 | 461.85 | 270.65 |
| 256 | 470.79 | 531.02 |
| 512 | 475.26 | 1052.05 |
NC UDMA 通道在緩沖區(qū)大小高達 512KiB 時的傳輸容量和延遲如表 3-6 所示。