ZHCAEL7B July 2022 – December 2024 AM623 , AM625
本節(jié)提供從 AM62x 中的處理器到系統(tǒng)中的各種存儲器目標(biāo)的往返讀取延遲測量。測量是使用裸機(jī)芯片驗(yàn)證測試在 AM62x 平臺上進(jìn)行的。測試在 A53、M4F 和 R5F 處理器上執(zhí)行，并使用 LPDDR4。每個測試包括一個由 8192 次迭代組成的循環(huán)，可讀取總計(jì) 32KiB 的數(shù)據(jù)。每次訪問的周期數(shù)被計(jì)數(shù)并除以相應(yīng)的處理器時鐘頻率以獲得延遲時間。表 3-4 展示了平均延遲結(jié)果。
| 存儲器 | Arm-Cortex-A53 （平均 ns） | Arm-Cortex-R5F WKUP （平均 ns） | Arm-Cortex-M4F MCU（平均 ns） |
|---|---|---|---|
| LPDDR4 | 219 | 228 | 350 |
| OCSRAM MAIN | 127 | 70 | 170 |
| R5F WKUP TCM | 104 | 2.5 | 180 |
M4F MCU TCM | 263 | 233 | 10 |
測試在以下條件下完成：0.75V VDD_CORE、1.25Hz A53 內(nèi)核、400MHz R5F 內(nèi)核、400MHz M4F 內(nèi)核和 1600MT/s LPDDR4。緊耦合存儲器，即 TCM，是直接與 ARM Cortex 內(nèi)核相連的 RAM。ARM 架構(gòu)提供本地內(nèi)部低延遲路徑，還允許通過 SoC 總線基礎(chǔ)設(shè)施對外部存儲器進(jìn)行訪問。