6 總線保持電路

要為懸空的總線提供已定義的電平，最有效的方法是在特定系列上使用德州儀器 (TI?) 內(nèi)置總線保持功能，或者作為外部元件（如 SN74ACT1071 和 SN74ACT1073）（見 表 6-1）。

特定 TI 系列中使用了總線保持電路，以幫助解決懸空輸入問題，并消除對(duì)上拉和下拉電阻器的需求。總線保持電路由兩個(gè)背對(duì)背反相器組成，輸出通過電阻器反饋到輸入端（見 圖 6-1）。要了解總線保持電路的工作原理，請(qǐng)假設(shè)有源驅(qū)動(dòng)器已將線路切換至高電平。這會(huì)導(dǎo)致沒有電流流過反饋電路?，F(xiàn)在，驅(qū)動(dòng)器進(jìn)入高阻抗?fàn)顟B(tài)，總線保持電路通過反饋電阻器保持高電平?？偩€保持電路的電流要求僅取決于電路的泄漏電流。當(dāng)總線處于低電平狀態(tài)然后變?yōu)闊o效時(shí)，同樣的情況也適用。

如本節(jié)前面所述，TI 提供作為獨(dú)立的 10 位和 16 位器件（SN74ACT1071 和 SN74ACT1073）的總線保持功能，具有連接到 V_CC 和 GND 的鉗位二極管，以防止由于總線上的阻抗不匹配引起線路反射。由于在 CMOS 電路中無法輕松實(shí)現(xiàn)純歐姆電阻器，因此將一種稱為傳輸門的配置用作反饋元件（見 圖 6-2）。在緩沖級(jí)的輸入和輸出之間并聯(lián)了一個(gè) N 溝道和一個(gè) P 溝道。N 溝道晶體管的柵極連接到 V_CC，P 溝道的柵極連接到 GND。當(dāng)緩沖器的輸出為高電平時(shí)，P 溝道開啟，而當(dāng)輸出為低電平時(shí)，N 溝道開啟。兩個(gè)溝道的表面積都相對(duì)較小，漏極到源極的導(dǎo)通狀態(tài)電阻 R_dson 約為 5kΩ。

假設(shè)在實(shí)際應(yīng)用中，總線上驅(qū)動(dòng)器的泄漏電流為 I_OZ = 10mA，5kΩ 電阻兩端的壓降為 V_D = 0.8V（假設(shè)此值是為了確保達(dá)到定義的邏輯電平）。然后，一個(gè)總線保持電路能夠處理的最大元件數(shù)量可通過 方程式 6 計(jì)算：

74ACT1071 和 74ACT1073 還提供鉗位二極管，作為總線保持電路的一項(xiàng)附加功能。這些二極管用于鉗制由線路反射產(chǎn)生的任何過沖或下沖。圖 6-3 和圖 6-4 顯示了輸入電壓高于 V_CC 或低于 GND 時(shí)二極管的特性。在 V_I = –1V 時(shí)，二極管可以提供約 50 mA，這有助于消除下沖。當(dāng)需要考慮總線噪聲問題時(shí)，這會(huì)非常有用。

TI 還提供總線保持電路，作為某些高級(jí)系列驅(qū)動(dòng)器和接收器的新增功能。此電路與獨(dú)立電路類似，在第二個(gè)逆變器的漏極上添加了一個(gè)二極管（僅限 ABT 和 LVT ，見 圖 6-5）。當(dāng)輸入電壓高于 V_CC (V_I > V_CC) 時(shí)，二極管會(huì)阻斷過沖電流，因此僅存在泄漏電流。這個(gè)電路使用器件的輸入級(jí)作為它的第一個(gè)反相器；第二個(gè)反相器會(huì)創(chuàng)建反饋特性。總線保持電路可以處理的最大元件數(shù)量的計(jì)算方式與前一個(gè)示例類似。然而，此電路相對(duì)于獨(dú)立總線保持電路的優(yōu)勢在于，它無需外部元件或電阻，因而可以減少占用的電路板面積。這對(duì)于某些設(shè)計(jì)至關(guān)重要，尤其是在使用寬總線時(shí)。此外，由于成本和電路板尺寸限制是主要問題，設(shè)計(jì)人員更傾向于采用簡便的解決辦法：即使用可直接插入更換的部件。TI 在多個(gè)系列中提供此功能（有關(guān)更多詳細(xì)信息，請(qǐng)見 表 6-1）。

圖 6-6 和 圖 6-7 顯示了當(dāng)輸入電壓從 0V 掃描到 5V 時(shí)，總線保持電路在 3.3V 和 5V 工作電壓下的輸入特性。這些特性在行為上與弱驅(qū)動(dòng)器類似。當(dāng)輸入為低電平時(shí)，該驅(qū)動(dòng)器將電流灌入器件，而當(dāng)輸入為高電平時(shí)，則從器件中拉出電流。當(dāng)電壓接近閾值時(shí)，電路會(huì)嘗試切換到另一狀態(tài)，始終將輸入保持在有效電平。這是使用內(nèi)部反饋電路的結(jié)果。該圖還顯示，當(dāng)輸入接近閾值時(shí)，電流處于最大值。輸入電壓為 3.3V 時(shí)，I_I(hold) 最大值約為 25mA，輸入電壓為 5V 時(shí)，最大值約為 400mA。

當(dāng)具有總線保持電路的多個(gè)器件由單個(gè)驅(qū)動(dòng)器驅(qū)動(dòng)時(shí)，可能會(huì)擔(dān)心驅(qū)動(dòng)器的交流開關(guān)能力會(huì)變?nèi)?。作為小型?qū)動(dòng)器，總線保持電路在開關(guān)時(shí)需要用到交流電流。使用 TI CMOS 和 BiCMOS 系列時(shí)，該電流不大。圖 6-8 顯示了驅(qū)動(dòng)六個(gè) LVTH16244 器件的 4mA 緩沖器。布線是 75Ω 傳輸線。接收器間距 1cm，驅(qū)動(dòng)器位于布線中心。圖 6-9 和圖 6-10 顯示了當(dāng)連接到六個(gè)切換到低電平或高電平的接收器時(shí)，總線保持負(fù)載對(duì)驅(qū)動(dòng)器的影響。圖 6-9 和圖 6-10 還顯示了總線保持電路與接收器斷開連接時(shí)的同一系統(tǒng)。這兩張圖都顯示了總線保持對(duì)驅(qū)動(dòng)器上升和下降時(shí)間的影響。最初，總線保持電路會(huì)試圖抵消驅(qū)動(dòng)器，從而增加上升或下降時(shí)間。然后，總線保持電路改變狀態(tài)（注意交叉點(diǎn)），這有助于驅(qū)動(dòng)器更快地開關(guān)，從而減少上升或下降時(shí)間。

圖 6-11 顯示了輸入從 0V 掃描到 5V 時(shí)總線保持電路的電源電流 (I_CC)。V_I 約為 1.5V 時(shí)的尖峰是由 N 溝道和 P 溝道同時(shí)導(dǎo)通導(dǎo)致的。這是 CMOS 晶體管的特性之一。

以較高頻率切換輸入時(shí)，總線保持電路的功耗極低。圖 6-12 和 圖 6-13 顯示了輸入在不同頻率下（具有或不具有總線保持功能）消耗的功率?？偩€保持電路在較高頻率下的功耗雖然會(huì)有所增加，但并不足以在功率計(jì)算中予以考慮。

表 6-2 示了數(shù)據(jù)表中總線保持電路的直流規(guī)范。第一個(gè)測試條件是將總線保持在 0.8V 或 2V 所需的最小電流。這些電壓滿足 TTL 輸入所指定的低電平和高電平。第二個(gè)測試條件是總線保持電路在 0V 至 3.6V（針對(duì)低壓系列）或 0V 至 5.5 V（針對(duì) ABT）之間的任意輸入電壓下，所拉取或灌入的最大電流。隨著輸入電壓接近電源軌電壓，總線保持電流變得很小。對(duì)于具有總線保持功能的收發(fā)器而言，輸出泄漏電流 I_OZH 和 I_OZL 無關(guān)緊要，因?yàn)橛捎诖嬖诳偩€保持電路，無法執(zhí)行真正的泄漏測試。由于總線保持電路充當(dāng)小型驅(qū)動(dòng)器，因此它往往會(huì)拉取或灌入與泄漏電流方向相反的電流。這個(gè)情況只適用于具有總線保持功能的收發(fā)器，而不適用于緩沖器。所有 LVT、ABT Widebus+ 以及特定的 ABT 八進(jìn)制和 Widebus 器件，均具有總線保持功能（有關(guān)更多信息，請(qǐng)見 表 6-1 或與當(dāng)?shù)氐?TI 銷售辦事處聯(lián)系）。