2 慢速輸入邊沿速率

隨著速度的提高，邏輯器件對(duì)慢速輸入邊沿速率變得更加敏感。較慢的輸入邊沿速率及輸出切換時(shí)電源軌上產(chǎn)生的噪聲可能會(huì)導(dǎo)致過(guò)多的輸出誤差或振蕩。如果未使用的輸入被懸空或未主動(dòng)保持在有效邏輯電平，則會(huì)發(fā)生類似的情況。

這些功能問(wèn)題是由于在開關(guān)期間，輸出負(fù)載電流 (I_O) 流經(jīng)寄生引線電感時(shí)在器件的電源系統(tǒng)中引起的電壓瞬變?cè)斐傻模ㄒ?jiàn) 圖 2-1）。由于器件的內(nèi)部電源節(jié)點(diǎn)在整個(gè)集成電路中用作電壓基準(zhǔn)，因此電感電壓尖峰 V_GND 會(huì)影響信號(hào)出現(xiàn)在內(nèi)部柵極結(jié)構(gòu)中的方式。例如，當(dāng)器件接地節(jié)點(diǎn)處的電壓上升時(shí)，輸入信號(hào) V_i’ 的幅度似乎會(huì)降低。如果發(fā)生違反閾值的情況，這種不良現(xiàn)象隨后可能會(huì)錯(cuò)誤地更改輸出。

在輸入邊沿緩慢上升的情況下，如果 GND 的電壓變化足夠大，則器件的視在信號(hào) V_i’ 似乎被驅(qū)動(dòng)回越過(guò)閾值，而輸出開始進(jìn)行反向開關(guān)操作。如果出現(xiàn)最壞的情況（所有輸出同時(shí)開關(guān)并帶有較大的瞬態(tài)負(fù)載電流），慢速輸入邊沿會(huì)反復(fù)驅(qū)動(dòng)回越過(guò)閾值，導(dǎo)致輸出振蕩。因此，不應(yīng)超出器件的最大輸入轉(zhuǎn)換時(shí)間，以免損壞電路或封裝。

如果長(zhǎng)時(shí)間將一個(gè) 0.8V 到 2V 之間的電壓施加到輸入端，這種情況就變得至關(guān)重要，不應(yīng)忽略，尤其是位數(shù)越高且封裝（SSOP、TSSOP）越密集時(shí)。例如，如果一個(gè) 18 位收發(fā)器有 36 個(gè) I/O 引腳在閾值處懸空，則來(lái)自 V_CC 的電流可以高達(dá) 150 mA 至 200 mA。器件消耗的功率約為 1W，會(huì)導(dǎo)致嚴(yán)重的過(guò)熱問(wèn)題。器件的這種持續(xù)過(guò)熱會(huì)影響其可靠性。另外，由于輸入位于閾值區(qū)域，輸出往往會(huì)振蕩，長(zhǎng)此以往會(huì)對(duì)內(nèi)部電路造成損壞。數(shù)據(jù)表顯示了當(dāng)輸入處于 TTL 電平時(shí)電源電流 (ΔI_CC) 的增加情況 [對(duì)于 ABT V_I = 3.4V，ΔI_CC = 1.5 mA（見(jiàn) 表 2-1）]。當(dāng)輸入位于閾值區(qū)域時(shí)，這變得更加重要，如圖 2-2 所示。

這些特性對(duì)于所有 CMOS 輸入電路（包括微處理器和存儲(chǔ)器）而言都是典型特征。

對(duì)于 CBT 或 CBTLV 器件，這適用于控制輸入。對(duì)于 FB 和 GTL 器件，這僅適用于控制輸入和 TTL 端口。

只要驅(qū)動(dòng)器在傳輸路徑或總線上處于活動(dòng)狀態(tài)，接收器的輸入就始終處于有效狀態(tài)。只要上升和下降時(shí)間在數(shù)據(jù)表限制范圍內(nèi)，就不會(huì)違反輸入規(guī)范。但是，當(dāng)驅(qū)動(dòng)器處于高阻抗?fàn)顟B(tài)時(shí)，接收器輸入不再處于所定義的電平，往往會(huì)懸空。當(dāng)多個(gè)收發(fā)器共享同一總線時(shí)，這種情況可能會(huì)惡化。圖 2-3 是典型總線系統(tǒng)的一個(gè)示例。當(dāng)所有收發(fā)器都處于非活動(dòng)狀態(tài)時(shí)，總線線路電平未定義。當(dāng)達(dá)到由總線上每個(gè)元件的泄漏電流所確定的電壓時(shí)，這種情況稱為懸空狀態(tài)。結(jié)果是功耗會(huì)顯著增加，并有損壞總線上所有元件的風(fēng)險(xiǎn)。建議在不使用輸入或 I/O 引腳時(shí)，或驅(qū)動(dòng)這些引腳的器件處于高阻抗?fàn)顟B(tài)時(shí)，將其保持在有效的邏輯電平。