3 說明

CDCE925 和 CDCEL925 是基于 PLL 的低成本、高性能、模塊化可編程時(shí)鐘合成器、倍頻器和分頻器。CDCE925 和 CDCEL925 最多可從單個(gè)輸入頻率中生成五個(gè)輸出時(shí)鐘。借助最多兩個(gè)獨(dú)立的可配置 PLL，可在系統(tǒng)內(nèi)針對(duì)任何時(shí)鐘頻率（最高可達(dá) 230MHz）對(duì)每個(gè)輸出進(jìn)行編程。

CDCEx925 具有單獨(dú)的輸出電源引腳 (V_DDOUT)，對(duì)于 CDCEL925，此引腳上的電壓為 1.8V，而對(duì)于 CDCE925，此引腳上的電壓為 2.5V 至 3.3V。

該輸入接受一個(gè)外部晶體或 LVCMOS 時(shí)鐘信號(hào)。如果使用了晶體輸入，對(duì)于大多數(shù)應(yīng)用來說，一個(gè)片上負(fù)載電容器就足夠了。負(fù)載電容器的值可在 0pF 至 20pF 的范圍內(nèi)進(jìn)行編程。此外，還可以選擇片上 VCXO，從而使輸出頻率與外部控制信號(hào)（即 PWM 信號(hào)）同步。

深 M/N 分頻比允許從例如 27MHz 基準(zhǔn)輸入頻率生成 0ppm 音頻/視頻、網(wǎng)絡(luò)（WLAN、BlueTooth、以太網(wǎng)、GPS）或接口（USB、IEEE1394、Memory Stick）時(shí)鐘。

所有 PLL 均支持 SSC（展頻時(shí)鐘）。SSC 可以是中心擴(kuò)頻或向下擴(kuò)頻時(shí)鐘，這是降低電磁干擾 (EMI) 的常用技術(shù)。

根據(jù) PLL 頻率和分頻器設(shè)置，將自動(dòng)調(diào)整內(nèi)部環(huán)路濾波器元件以實(shí)現(xiàn)高穩(wěn)定性，并優(yōu)化每個(gè) PLL 的抖動(dòng)傳輸特性。

為了輕松實(shí)現(xiàn)器件自定義來滿足應(yīng)用需要，該器件支持使用非易失性 EEPROM 進(jìn)行編程。該器件預(yù)設(shè)為采用默認(rèn)出廠配置，在安裝于印刷電路板 (PCB) 前，該器件可重新編程為不同的應(yīng)用配置，或者通過系統(tǒng)內(nèi)編程進(jìn)行重新編程。所有器件設(shè)置均可通過 SDA/SCL 總線（一種二線制串行接口）進(jìn)行編程。

三個(gè)可自由編程的控制輸入 S0、S1 和 S2 可用于選擇不同的頻率或更改 SSC 設(shè)置以降低 EMI，或用于其他控制功能，例如輸出禁用為低電平、輸出處于高阻抗?fàn)顟B(tài)、斷電、PLL 旁路等。

CDCx925 在 1.8V 環(huán)境下工作，工作溫度范圍為 –40°C 至 85°C。

典型應(yīng)用原理圖