ZHCSVM4F June 1999 – January 2025 TPS769
PRODUCTION DATA
壓降電壓 (VDO) 定義為額定輸出電流 (IRATED) 下的 VIN – VOUT 之差,此時(shí),導(dǎo)通晶體管完全導(dǎo)通。VIN 是輸入電壓、VOUT 是輸出電壓、IRATED 是 建議運(yùn)行條件 表中列出的最大 IOUT。在該運(yùn)行點(diǎn),導(dǎo)通晶體管驅(qū)動為完全導(dǎo)通。壓降電壓間接指定了一個(gè)最小輸入電壓,該電壓大于輸出電壓預(yù)計(jì)保持穩(wěn)定的標(biāo)稱編程輸出電壓。如果輸入電壓降至低于標(biāo)稱輸出調(diào)節(jié),輸出電壓也會下降。
對于 CMOS 穩(wěn)壓器,壓降電壓由導(dǎo)通晶體管的漏源導(dǎo)通狀態(tài)電阻 (RDS(ON)) 決定。因此,如果線性穩(wěn)壓器的工作電流小于額定電流,該電流的壓降電壓會相應(yīng)地變化。以下公式用于計(jì)算器件的 RDS(ON)。