3 SIC 如何減少總線振鈴

CAN 總線在正常運(yùn)行期間有兩種邏輯狀態(tài)：隱性和顯性，如圖 3-1 所示。

當(dāng)以差分方式驅(qū)動總線時(shí)，總線為顯性狀態(tài)，對應(yīng)于 TXD 和 RXD 引腳上的邏輯低電平。當(dāng)總線通過接收器內(nèi)部的高阻值輸入電阻器 (R_IN) 偏置為 V_CC/2 時(shí)，總線為隱性狀態(tài)，對應(yīng)于 TXD 和 RXD 引腳上的邏輯高電平。在仲裁期間，顯性狀態(tài)會覆蓋隱性狀態(tài)。CAN 總線上的隱性到顯性信號邊沿通常是干凈的，因?yàn)樗砂l(fā)送器強(qiáng)力驅(qū)動。CAN 收發(fā)器在顯性階段的差分發(fā)送器輸出阻抗約為 50Ω，與網(wǎng)絡(luò)特征阻抗緊密匹配。對于常規(guī) CAN-FD 收發(fā)器，當(dāng)驅(qū)動器差分輸出阻抗突然變?yōu)榧s 60 kΩ，且反射回來的信號遇到阻抗不匹配而導(dǎo)致振鈴時(shí)，會出現(xiàn)顯性到隱性邊沿。

基于發(fā)送器的 SIC 檢測到 TXD 上出現(xiàn)顯性到隱性邊沿時(shí)，會在驅(qū)動器輸出上激活振鈴抑制電路。CAN 驅(qū)動器繼續(xù)強(qiáng)力驅(qū)動總線呈現(xiàn)隱性，直至 t_{SIC_TX_base}，以便減少反射，并且采樣點(diǎn)處的隱性位很干凈。在這一主動隱性階段，發(fā)送器輸出阻抗較低（約為 100Ω）。反射的信號沒有出現(xiàn)巨大的阻抗不匹配，因此振鈴會大大減弱。在該階段結(jié)束并且器件進(jìn)入被動隱性階段之后，驅(qū)動器輸出阻抗上升至約 60 kΩ。圖 3-2 顯示了這一現(xiàn)象。

在強(qiáng)力驅(qū)動總線的主動隱性階段，一個重要因素是它至多只能持續(xù) 530 ns(t_{SIC_TX_base}，如表 1-1 所列）。CAN-FD 協(xié)議的數(shù)據(jù)階段至多只能持續(xù) 200 ns（如果以 5 Mbps 的速率運(yùn)行），因此，這種振鈴抑制將在整個隱性位持續(xù)時(shí)間內(nèi)處于活動狀態(tài)，從而產(chǎn)生正確的 CAN 總線和 RXD 信號。然而，在仲裁階段（對于 1 Mbps 運(yùn)行，最快的位持續(xù)時(shí)間為 1 μs，多個發(fā)送器可以同時(shí)發(fā)送，顯性位必須覆蓋隱性位），振鈴抑制的持續(xù)時(shí)間可能會對總體網(wǎng)絡(luò)長度和仲裁速度造成一些限制。更多詳細(xì)信息，請參閱 CiA 601-4 規(guī)格。