ZHCAFD4 June 2025 LM339 , LM393 , LMH7322 , TL331 , TLV1812 , TLV1871 , TLV1872 , TLV3601 , TLV3604
2.3.4 電流模式邏輯
電流模式邏輯 (CML) 是開關(guān)電流輸出，與 LVDS 類似，但是在更高的速度下使用。該端接通常是每個(gè)輸出上的 50Ω 到接收器處的正輸出端接電壓 (VCCO)。
CML 差分輸出擺幅和共模電壓沒有標(biāo)準(zhǔn)化，差分范圍為 400mV 至 800mV。當(dāng)速度高于 6Gbit/s 時(shí)，差分通常降至 400mV。
輸出級由兩個(gè)連接到輸出電源電壓的 50Ω 電阻器以及兩個(gè)關(guān)聯(lián)的開關(guān)晶體管和一個(gè)共享電流源組成，如 圖 2-14 所示。
圖 2-14 CML 輸出根據(jù)所需的輸出狀態(tài)，一次有一個(gè)輸出晶體管導(dǎo)通。導(dǎo)通 晶體管通過相應(yīng)的 50Ω 電阻器傳遞 16mA，從而在輸出和 VCCO 之間產(chǎn)生 50Ω/16mA=800mV 的電壓差。
另一個(gè) 50Ω 電阻器充當(dāng)上拉電阻器，將相應(yīng)的輸出拉至 VCCO，因?yàn)闆]有電流經(jīng)過該電阻器。
由于負(fù)載端接線在每個(gè)輸出上都存在并聯(lián)的 50Ω 負(fù)載，因此接收器處的輸出擺幅現(xiàn)在比 VCCO 低一半或低 400mV。
對于 CML 輸出，請參閱 TLV3901（初步 – 請聯(lián)系銷售人員）。
表 2-8 CML 輸出的優(yōu)缺點(diǎn)
| 優(yōu)點(diǎn) | 缺點(diǎn) |
|---|---|
|
|