隨著速度達(dá)到納秒級，在使用大輸出擺幅（例如 3V 或 5V）時(shí)，單端亞納秒級邊沿速率的產(chǎn)生會出現(xiàn)問題。

當(dāng)邊沿速率（上升和下降時(shí)間）到達(dá)納秒范圍內(nèi)時(shí)，i = c × ΔV/ΔT 開始在安培范圍內(nèi)產(chǎn)生峰值電流。這些邊沿會增加功耗，并會產(chǎn)生 EMI 和噪聲。

邏輯閾值之間的上升或下降所耗時(shí)間會限制最大輸出轉(zhuǎn)換時(shí)間（速度）。

為克服這些問題，將輸出擺幅降低至 800mV。輸出擺幅越小，輸出器件就越容易生成，節(jié)省功率，還能降低輻射噪聲并提高最大速度。

圖 2-10 ECL 輸出

發(fā)射極耦合邏輯器件（簡稱 ECL）開發(fā)于 20 世紀(jì) 60 年代早期，是最早的高速邏輯系列。驅(qū)動器為低阻抗發(fā)射極跟隨器輸出，可生成典型的 800mV 輸出差分電壓。輸出晶體管在線性區(qū)域內(nèi)運(yùn)行，不飽和，可提供最快的響應(yīng)。輸出通常通過 50Ω 端接至比輸出電源低 2V 的端接電壓軌。ECL 器件通常端接在 -2V 至 -5.2V 范圍內(nèi)，從而產(chǎn)生 -0.9V 至 -1.8V 的典型輸出擺幅。由于終端電阻器阻值較低，因此 ECL 是目前功耗最高的接口。

RSECL（也稱為降低擺幅 ECL）與 ECL 類似，但擺幅降低到 400mV，而且仍需要負(fù)端接電壓。

圖 2-11 RSPECL 端接

PECL 或正 ECL 可消除負(fù)電源并將擺幅移動到接地處以上，實(shí)現(xiàn) +3.2V 和 +4V 的正擺幅，并保持 800mV 的差分。

LVPECL（也稱為低壓 PECL）與 PECL 相同，但會將閾值降低至 +1.6V 和 +2.4V，從而降低電源電壓。

RSPECL（也稱為降低擺幅 PECL），可將擺幅降低至 400mV。

可支持 400mV 擺幅標(biāo)準(zhǔn)的器件是 LMH7322 和 LMH7324。