ZHCUC12 May 2024
該板支持三種不同的時鐘選項：
跳線 (JP7) 的默認位置是 2-3，用于將 PHI 數(shù)字控制器板時鐘路由到 ADS127L21 (U3) 上的 CLK 引腳。如果在沒有 PHI 控制器的情況下使用電路板，則可以將跳線移動到位置 1-2，以將本地時鐘直接路由到 ADS127L21。
跳線 (JP6) 2-3 可啟用電路板上的本地 32.768MHz 振蕩器 (Y1)，這是與 ADS127L21EVM-PDK-GUI 軟件配合使用時所需的默認位置。如果處于非活動狀態(tài) (JP6) 1-2，則允許在 SMA 連接器 (J14) 上提供外部時鐘。
默認情況下，ADS127L21EVMPDK-GUI 軟件使用 32.768MHz (Y1) 振蕩器，但也可以選擇 24MHz PHI 時鐘源。可以通過將跳線 JP6 放置在 1-2 位置來使用外部時鐘源。必須在 ADS127L21 指定范圍內(nèi)的頻率下使用振幅等于 IOVDD（使用 PHI 板時為 2.5V）的 CMOS 方波信號。