IWR1443 毫米波高級(jí)架構(gòu)

我們首先將探討 IWR1443 毫米波傳感器的高級(jí)架構(gòu)和功能，如 圖 1 中的架構(gòu)圖所示。

IWR1443 傳感器是一個(gè)高度集成的單芯片 77GHz 毫米波傳感器，包括三個(gè)發(fā)射鏈和四個(gè)接收鏈、一個(gè) 200MHz 用戶可編程 ARM? Cortex?-R4F 處理器以及一個(gè)雷達(dá)硬件加速器。如 圖 1 所示，該器件包括三個(gè)主要子系統(tǒng)：

射頻/模擬子系統(tǒng)、無(wú)線電處理器子系統(tǒng)和主處理器子系統(tǒng)。

射頻/模擬子系統(tǒng)包括射頻和模擬電路：合成器、功率放大器 (PA)、低噪聲放大器 (LNA)、混頻器、IF 放大器和模數(shù)轉(zhuǎn)換器 (ADC)。這個(gè)子系統(tǒng)還包括一個(gè)晶體振蕩器和多個(gè)溫度傳感器。FMCW 線性調(diào)頻脈沖直接在閉環(huán) 20GHz 頻率合成器中生成。

無(wú)線電處理器子系統(tǒng)包括數(shù)字前端、斜坡發(fā)生器和內(nèi)部處理器（根據(jù)主處理器子系統(tǒng)發(fā)出的 API 消息來(lái)控制和配置低級(jí)射頻/模擬和斜坡發(fā)生器寄存器）。（請(qǐng)注意，該無(wú)線電處理器由 TI 編程，可滿足射頻校準(zhǔn)需求并具備一些基本的內(nèi)置自檢 (BIST)/監(jiān)控功能；該無(wú)線電處理器不可直接供客戶編程。）數(shù)字前端負(fù)責(zé)過(guò)濾和抽取原始 Σ-Δ ADC 輸出，并以可編程的采樣率提供最終的 ADC 數(shù)據(jù)樣本。

主處理器子系統(tǒng)包括時(shí)鐘頻率為 200MHz 的客戶可編程 ARM CortexR4F 處理器。該處理器可控制器件的整體運(yùn)行、實(shí)施信號(hào)處理（在硬件加速器的協(xié)助下），以及通過(guò)從郵箱接口寫入無(wú)線電處理器的 API 消息來(lái)配置前端發(fā)射/接收操作。

IWR1443 毫米波可用作自主傳感器，并可通過(guò)控制器區(qū)域網(wǎng)絡(luò) (CAN) 接口或使用串行外設(shè)接口 (SPI) 與專用 CAN 總線進(jìn)行通信。該器件包含一個(gè)四路 SPI (QSPI)，可直接從串行閃存下載客戶代碼。另外，該器件能夠在傳感器內(nèi)部主機(jī)（例如外部 MCU）的控制下工作，此主機(jī)通過(guò) SPI 接口與器件進(jìn)行通信并向器件發(fā)出命令，包括通過(guò)該接口下載代碼。在將 IWR1443 毫米波用作自主傳感器之時(shí)，還有一個(gè)額外的 SPI/內(nèi)部集成電路 (I2C) 接口用于實(shí)現(xiàn)電源管理集成電路 (PMIC) 控制。盡管 IWR1443 傳感器中有四個(gè)接口（一個(gè) CAN 接口、一個(gè) I2C 接口和兩個(gè) SPI 接口）用于進(jìn)行通信和 PMIC 控制，但任一時(shí)刻只有其中的兩個(gè)接口可用。

主處理器子系統(tǒng)中可用的總存儲(chǔ)空間為 576KB。此空間劃分為 R4F 程序 RAM、R4F 數(shù)據(jù) RAM 和雷達(dá)數(shù)據(jù)存儲(chǔ)器。R4F 的最大可用大小為 448KB，在 R4F 的緊耦合存儲(chǔ)器 (TCM)之間進(jìn)行分區(qū)：TCMA (320KB) 和 TCMB (128KB)。雖然 448KB 是一體式存儲(chǔ)器的全部存儲(chǔ)空間，且可為編程或數(shù)據(jù)所用，但典型應(yīng)用會(huì)將 TCMA 用作程序存儲(chǔ)器，并將 TCMB 用作數(shù)據(jù)存儲(chǔ)器。

剩余存儲(chǔ)器（至少 128KB）可用作雷達(dá)數(shù)據(jù)存儲(chǔ)器?？梢?64KB 為單位增量增加雷達(dá)數(shù)據(jù)存儲(chǔ)器大小，但要以相應(yīng)減少 R4F 程序或數(shù)據(jù) RAM 的大小為代價(jià)。表 1 列出了幾個(gè)受支持配置的示例。

主控子系統(tǒng)還包括一個(gè)雷達(dá)硬件加速器，用于協(xié)助 R4F 進(jìn)行常用的雷達(dá)信號(hào)處理計(jì)算，如快速傅里葉變換 (FFT) 和對(duì)數(shù)幅度計(jì)算。我們將探討這一模塊。