ZHCSU19A December 2023 – November 2024 TPSI3100
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較表
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測量信息
- 8 詳細(xì)說明
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- DVX|16
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購信息
5 引腳配置和功能
圖 5-1 TPSI310x 和 TPSI310xLDVX 封裝，16 引腳 SSOP（頂視圖）| 引腳 | I/O | 類型(1) | 說明 | |
|---|---|---|---|---|
| 編號 | 名稱 | |||
| 1 | EN | I | — | 高電平有效驅(qū)動(dòng)器使能。內(nèi)部 500kΩ 下拉至 VSSP。 |
| 2 | CE | I | — | 高電平有效輸入。當(dāng)被置為低電平時(shí)，禁用器件。不使用時(shí)連接至 VDDP。內(nèi)部 500kΩ 下拉至 VSSP。 |
| 3 | VSSP | — | GND | 初級側(cè)的接地電源。所有 VSSP 引腳必須連接至初級側(cè)接地端。 |
| 4 | VDDP | — | P | 初級側(cè)的電源 |
| 5 | PGOOD | O | — | 電源正常狀態(tài)指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 6 | FLT1 | O | — | 故障 1 指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 7 | ALM1 | O | — | 警報(bào) 1 指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 8 | VSSP | — | GND | 初級側(cè)的接地電源。所有 VSSP 必須連接至初級側(cè)接地端。 |
| 9 | VSSS | — | GND | 次級側(cè)的接地電源。所有 VSSS 引腳必須連接至次級側(cè)接地端。 |
| 10 | RESP | O | — | 與連接至 VSSS 的外部電阻器配合使用，以調(diào)整比較器響應(yīng)時(shí)間。不使用時(shí)連接至 VSSS。 |
| 11 | ALM1_CMP | I | — | 模擬比較器輸入。當(dāng) ALM1_CMP 電壓超過內(nèi)部基準(zhǔn)電壓時(shí)，ALM1 將在 tALM_LATENCY 內(nèi)被置為低電平。內(nèi)部 2.8MΩ 下拉至 VSSS。不使用時(shí)連接至 VSSS。 |
| 12 | FLT1_CMP | I | — | 模擬比較器輸入。當(dāng) FLT1_CMP 電壓超過內(nèi)部基準(zhǔn)電壓時(shí)，無論 EN 狀態(tài)如何，VDRV 都會(huì)自動(dòng)置為低電平，并且 FLT1 在 tFLT_LATENCY 內(nèi)被置為低電平。內(nèi)部 2.8MΩ 下拉至 VSSS。不使用時(shí)連接至 VSSS。 |
| 13 | VDDM | — | P | 生成 1/2Vs，標(biāo)稱值為 5V。 |
| 14 | VSSS | — | GND | 次級側(cè)的接地電源。所有 VSSS 引腳必須連接至次級側(cè)接地端。 |
| 15 | VDDH | — | P | 生成高電源電壓，標(biāo)稱值為 17V。 |
| 16 | VDRV | O | — | 高電平有效驅(qū)動(dòng)器輸出。 |
(1) P = 電源，GND = 接地，NC = 無連接
圖 5-2 TPSI311x 和 TPSI311xLDVX 封裝，16 引腳 SSOP（頂視圖）| 引腳 | I/O | 類型(1) | 說明 | |
|---|---|---|---|---|
| 編號 | 名稱 | |||
| 1 | EN | I | — | 高電平有效驅(qū)動(dòng)器使能。內(nèi)部 500kΩ 下拉至 VSSP。 |
| 2 | CE | I | — | 高電平有效輸入。當(dāng)被置為低電平時(shí)，禁用器件。不使用時(shí)連接至 VDDP。內(nèi)部 500kΩ 下拉至 VSSP。 |
| 3 | VSSP | — | GND | 初級側(cè)的接地電源。所有 VSSP 引腳必須連接至初級側(cè)接地端。 |
| 4 | VDDP | — | P | 初級側(cè)的電源 |
| 5 | PGOOD | O | — | 電源正常狀態(tài)指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 6 | FLT1 | O | — | 故障 1 指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 7 | FLT2 | O | — | 故障 2 指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 8 | VSSP | — | GND | 初級側(cè)的接地電源。所有 VSSP 引腳必須連接至初級側(cè)接地端。 |
| 9 | VSSS | — | GND | 次級側(cè)的接地電源。所有 VSSS 引腳必須連接至次級側(cè)接地端。 |
| 10 | RESP | O | — | 與連接至 VSSS 的外部電阻器配合使用，以調(diào)整比較器響應(yīng)時(shí)間。不使用時(shí)連接至 VSSS。 |
| 11 | FLT2_CMP | I | — | 模擬比較器輸入。當(dāng) FLT2_CMP 電壓超過內(nèi)部基準(zhǔn)電壓時(shí)，無論 EN 狀態(tài)如何，VDRV 都會(huì)自動(dòng)置為低電平，并且 FLT2 在 tFLT_LATENCY 內(nèi)被置為低電平。內(nèi)部 2.8MΩ 下拉至 VSSS。不使用時(shí)連接至 VSSS。 |
| 12 | FLT1_CMP | I | — | 模擬比較器輸入。當(dāng) FLT1_CMP 電壓超過內(nèi)部基準(zhǔn)電壓時(shí)，無論 EN 狀態(tài)如何，VDRV 都會(huì)自動(dòng)置為低電平，并且 FLT1 在 tFLT_LATENCY 內(nèi)被置為低電平。內(nèi)部 2.8MΩ 下拉至 VSSS。不使用時(shí)連接至 VSSS。 |
| 13 | VDDM | — | P | 生成 1/2Vs，標(biāo)稱值為 5V。 |
| 14 | VSSS | — | GND | 次級側(cè)的接地電源。所有 VSSS 引腳必須連接至次級側(cè)接地端。 |
| 15 | VDDH | — | P | 生成高電源電壓，標(biāo)稱值為 17V。 |
| 16 | VDRV | O | — | 高電平有效驅(qū)動(dòng)器輸出。 |
圖 5-3 TPSI312x DVX 封裝，16 引腳 SSOP（頂視圖）| 引腳 | I/O | 類型(1) | 說明 | |
|---|---|---|---|---|
| 編號 | 名稱 | |||
| 1 | EN | I | — | 高電平有效驅(qū)動(dòng)器使能。內(nèi)部 500kΩ 下拉至 VSSP。 |
| 2 | CE | I | — | 高電平有效輸入。當(dāng)被置為低電平時(shí)，禁用器件。不使用時(shí)連接至 VDDP。內(nèi)部 500kΩ 下拉至 VSSP。 |
| 3 | VSSP | — | GND | 初級側(cè)的接地電源。所有 VSSP 引腳必須連接至初級側(cè)接地端。 |
| 4 | VDDP | — | P | 初級側(cè)的電源 |
| 5 | PGOOD | O | — | 電源正常狀態(tài)指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 6 | ALM1 | O | — | 警報(bào) 1 指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 7 | ALM2 | O | — | 警報(bào) 2 指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 8 | VSSP | — | GND | 初級側(cè)的接地電源。所有 VSSP 引腳必須連接至初級側(cè)接地端。 |
| 9 | VSSS | — | GND | 次級側(cè)的接地電源。所有 VSSS 引腳必須連接至次級側(cè)接地端。 |
| 10 | RESP | O | — | 與連接至 VSSS 的外部電阻器配合使用，以調(diào)整比較器響應(yīng)時(shí)間。不使用時(shí)連接至 VSSS。 |
| 11 | ALM2_CMP | I | — | 模擬比較器輸入。當(dāng) ALM2_CMP 電壓超過內(nèi)部基準(zhǔn)電壓時(shí)，ALM2 將在 tALM_LATENCY 內(nèi)被置為低電平。內(nèi)部 2.8MΩ 下拉至 VSSS。不使用時(shí)連接至 VSSS。 |
| 12 | ALM1_CMP | I | — | 模擬比較器輸入。當(dāng) ALM1_CMP 電壓超過內(nèi)部基準(zhǔn)電壓時(shí)，ALM1 將在 tALM_LATENCY 內(nèi)被置為低電平。內(nèi)部 2.8MΩ 下拉至 VSSS。不使用時(shí)連接至 VSSS。 |
| 13 | VDDM | — | P | 生成 1/2Vs，標(biāo)稱值為 5V。 |
| 14 | VSSS | — | GND | 次級側(cè)的接地電源。所有 VSSS 引腳必須連接至次級側(cè)接地端。 |
| 15 | VDDH | — | P | 生成高電源電壓，標(biāo)稱值為 17V。 |
| 16 | VDRV | O | — | 高電平有效驅(qū)動(dòng)器輸出。 |
圖 5-4 TPSI3133 DVX 封裝，16 引腳 SSOP（頂視圖）| 引腳 | I/O | 類型(1) | 說明 | |
|---|---|---|---|---|
| 編號 | 名稱 | |||
| 1 | EN | I | — | 高電平有效驅(qū)動(dòng)器使能。內(nèi)部 500kΩ 下拉至 VSSP。 |
| 2 | CE | I | — | 高電平有效輸入。當(dāng)被置為低電平時(shí)，禁用器件。不使用時(shí)連接至 VDDP。內(nèi)部 500kΩ 下拉至 VSSP。 |
| 3 | VSSP | — | GND | 初級側(cè)的接地電源。所有 VSSP 引腳必須連接至初級側(cè)接地端。 |
| 4 | VDDP | — | P | 初級側(cè)的電源 |
| 5 | PGOOD | O | — | 電源正常狀態(tài)指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 6 | FLT1 | O | — | 故障 1 指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 7 | ALM1 | O | — | 警報(bào) 1 指示器。開漏輸出。使用時(shí)，需要從外部上拉至 VDDP。不使用時(shí)懸空或連接至 VSSP。 |
| 8 | VSSP | — | GND | 初級側(cè)的接地電源。所有 VSSP 引腳必須連接至初級側(cè)接地端。 |
| 9 | VSSS | — | GND | 次級側(cè)的接地電源。所有 VSSS 引腳必須連接至次級側(cè)接地端。 |
| 10 | RESP | O | — | 與連接至 VSSS 的外部電阻器配合使用，以調(diào)整比較器響應(yīng)時(shí)間。不使用時(shí)連接至 VSSS。 |
| 11 | ALM1_CMP | I | — | 模擬比較器輸入。當(dāng) ALM1_CMP 電壓超過內(nèi)部基準(zhǔn)電壓時(shí)，ALM1 將在 tALM_LATENCY 內(nèi)被置為低電平。內(nèi)部 2.8MΩ 下拉至 VSSS。不使用時(shí)連接至 VSSS。 |
| 12 | FLT1_CMP | I/O | — | 模擬比較器輸入/輸出。當(dāng) EN 狀態(tài)為低電平時(shí)，F(xiàn)LT1_CMP 主動(dòng)拉至低電平。如果 EN 狀態(tài)為高電平并且 FLT1_CMP 電壓超過內(nèi)部基準(zhǔn)電壓，則 VDRV 會(huì)自動(dòng)置為低電平，并且 FLT1 在 tFLT_LATENCY 內(nèi)被置為低電平。內(nèi)部 2.8MΩ 下拉至 VSSS。不使用時(shí)連接至 VSSS。 |
| 13 | VDDM | — | P | 生成 1/2Vs，標(biāo)稱值為 5V。 |
| 14 | VSSS | — | GND | 次級側(cè)的接地電源。所有 VSSS 引腳必須連接至次級側(cè)接地端。 |
| 15 | VDDH | — | P | 生成高電源電壓，標(biāo)稱值為 17V。 |
| 16 | VDRV | O | — | 高電平有效驅(qū)動(dòng)器輸出。 |