ZHCAAH1A February 2020 – June 2021 66AK2E05 , 66AK2G12 , 66AK2H06 , 66AK2H12 , 66AK2H14 , 66AK2L06 , TMS320C6652 , TMS320C6654 , TMS320C6655 , TMS320C6657 , TMS320C6670 , TMS320C6671 , TMS320C6672 , TMS320C6674 , TMS320C6678
L2 存儲(chǔ)器控制器為 EDC 提供海明碼，該海明碼能夠檢測雙位錯(cuò)誤并校正每個(gè) 128 位字中的單個(gè)位錯(cuò)誤。L2 RAM 和 L2 緩存訪問均支持 EDC。無論 EDC 邏輯是啟用還是禁用，對 L2 存儲(chǔ)器的所有 128 位寫入都會(huì)更新 L2 RAM 中存儲(chǔ)的奇偶校驗(yàn)和有效位。無論是從 L1P、L1D、IDMA 還是 DMA 獲取，L2 存儲(chǔ)器控制器總是對 L2 的 128 位讀取情況執(zhí)行完整的海明碼校驗(yàn)。無論 EDC 是啟用還是禁用，寫入小于 128 位的內(nèi)容將更新 L2 中的奇偶校驗(yàn) RAM，從而指示無效奇偶校驗(yàn)，并將奇偶校驗(yàn)值歸零。啟用 EDC 邏輯后，將對所有 128 位讀取情況進(jìn)行奇偶校驗(yàn)。L2 存儲(chǔ)器控制器同時(shí)將 EDC 應(yīng)用于 L2 受擾對象。L1D 緩存對所有 L2 數(shù)據(jù)的獲取行為執(zhí)行錯(cuò)誤檢測，但不執(zhí)行錯(cuò)誤校正。
有關(guān) KeyStone 器件上 L1P 中 EDC 實(shí)現(xiàn)的完整詳細(xì)信息，請參閱《TMS320C66x DSP CorePac 用戶指南》。