1 引言

圖 1-1 顯示了連接到閃存器件的 OSPI 控制器。

數(shù)據(jù)線 (DQ[7..0]) 是雙向的。在讀取事務命令段和地址段期間，控制器驅(qū)動這些引腳。在事務的數(shù)據(jù)段期間，閃存器件驅(qū)動數(shù)據(jù)線。圖 1-2 是一個 4 字節(jié)讀取事務的示例。

該控制器為閃存器件提供 OSPI 時鐘。它是通過 TX PDL 延遲 ref_clk 生成的。在命令和地址階段，閃存器件使用時鐘來捕獲命令和地址。在數(shù)據(jù)階段，OSPI 器件在 OSPI 時鐘的每個邊沿上驅(qū)動一個新的數(shù)據(jù)字節(jié)。圖 1-2 是一個 4 字節(jié)讀取事務的示例。

一些 OSPI 器件提供 DQS 信號。DQS 和數(shù)據(jù)在圖 1-1 中的點 4 和點 5 處邊沿對齊。DQS 必須由 RX PDL 延遲到數(shù)據(jù)眼內(nèi)的一個點，以便在點 2 處對有效數(shù)據(jù)進行采樣。

數(shù)據(jù)的“往返延遲”是從 ref_clk 邊沿開始到由該邊沿觸發(fā)的數(shù)據(jù)采樣時間為止的時間。TX PDL 產(chǎn)生的延遲、從控制器到閃存器件的 OSPI 時鐘的行程時間、閃存器件的輸出延遲以及 RX PDL 延遲的總和創(chuàng)建了往返延遲?？刂破魇褂醚舆t的 DQS 將數(shù)據(jù)采樣到 RX FIFO 中?？刂破魇褂?ref_clk 從 RX FIFO 中讀取數(shù)據(jù)。

控制器期望在特定 ref_clk 周期（目標周期）內(nèi)捕獲數(shù)據(jù)的第一個字節(jié)，并在隨后的周期內(nèi)捕獲所有剩余數(shù)據(jù)。在往返延遲高于 ref_clk 周期的情況下，必須使用讀取數(shù)據(jù)捕獲寄存器的讀取延遲字段 OSPI_RD_DATA_CAPTURE_REG[4:1] 將目標周期移至下一個 ref_clk 周期。

調(diào)優(yōu)過程的目標是為采樣數(shù)據(jù)選擇讀取延遲、TX PDL 延遲和 RX PDL 延遲的最佳調(diào)優(yōu)點 (OTP)。