4 晶體振蕩器

石英諧振器可以采用兩種不同的集成方法，組成獨(dú)立的振蕩器器件；每種方法都有各自的優(yōu)缺點(diǎn)。第一種方法是將晶體諧振器與振蕩電路相結(jié)合，只添加輸出驅(qū)動器即可支持不同的輸出類型 – 這通常稱為 SPXO，即簡單封裝振蕩器。

雖然這是一種巧妙的解決方案，具有簡易性、小型封裝和快速啟動時(shí)間（因?yàn)闆]有校準(zhǔn)），但它支持的頻率非常有限。頻率支持完全取決于所使用的石英晶體。為了支持不同的輸出頻率，封裝中需要組裝一個(gè)不同的晶體，因?yàn)榻M裝后無法再更改。此外，由于晶體諧振器頻率與晶體厚度成反比，這使得在大約 50MHz 以上的基頻下工作的晶體諧振器非常罕見，因?yàn)樗鼈兒茈y處理和制造。更可能的解決方案是晶體諧振器在基頻的奇次泛音下工作，例如三階泛音，即工作頻率是基頻的 3 倍。當(dāng)晶體在三階泛音下工作時(shí)，其電阻大約是基頻的 3 倍，而其電容幾乎減少了 9 倍 – 這兩種變化都會顯著影響 Q 值和調(diào)諧晶體的能力。

晶體集成的另一種方法是將晶體用作 PLL 環(huán)路的基準(zhǔn)，VCO 以更高的頻率（通常以 GHz 為單位）運(yùn)行。在上述 GHz 頻率下，一個(gè)簡單的分頻器和輸出驅(qū)動器可以提供特定輸出類型所需的特定輸出頻率?？梢栽?PLL 或輸出分頻器中添加分?jǐn)?shù)引擎，從而增加單個(gè) IC 支持的頻率值。這些晶體振蕩器將具有某種通信協(xié)議（I2C 或 SPI），用于簡單的寄存器編程。

雖然這是一種更穩(wěn)健、更靈活的解決方案，一個(gè)器件能夠支持所有頻率，但也存在一些缺點(diǎn)。一般而言，由于需要更多內(nèi)核塊（PLL、分頻器等），這將導(dǎo)致封裝尺寸更大（5mm × 3.2mm、7mm × 5mm）且電流消耗更高（超過 100mA）。最后，PLL 校準(zhǔn)和鎖定會導(dǎo)致啟動時(shí)間更長，通常為 10ms 或更長時(shí)間。

考慮到尺寸、功耗和啟動時(shí)間，降低供應(yīng)限制風(fēng)險(xiǎn)（一個(gè)器件通過不同編程支持所有可能的頻率）的價(jià)值是顯而易見的。