ZHCADN6 January 2024 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1 , TDA4VPE-Q1
Jacinto 7 系列處理器均具有相同的 UART IP，因此該系列不同處理器上 UART 的功能和使用方法基本相同。表 1-1 顯示每個(gè)處理器總共有 11 個(gè) UART 接口，其中一個(gè)在 WKUP 域中，一個(gè)在 MCU 域中，其余九個(gè)在 MAIN 域中。在所有域正常上電后，每個(gè)內(nèi)核都可以通過(guò)軟件訪問(wèn)其中的任何 UART。但在系統(tǒng)軟件架構(gòu)中，多個(gè)內(nèi)核不應(yīng)同時(shí)訪問(wèn) UART。這可能會(huì)導(dǎo)致某些系統(tǒng)沖突，從而導(dǎo)致某個(gè)內(nèi)核掛起。
| 實(shí)例 | 域 | ||
|---|---|---|---|
| WKUP | MCU | MAIN | |
| WKUP_UART0 | √ | - | - |
| MCU_UART0 | - | √ | - |
| UART0 | - | - | √ |
| UART1 | - | - | √ |
| UART2 | - | - | √ |
| UART3 | - | - | √ |
| UART4 | - | - | √ |
| UART5 | - | - | √ |
| UART6 | - | - | √ |
| UART7 | - | - | √ |
| UART8 | - | - | √ |
| UART9 | - | - | √ |