ZHCAFB4 April 2025 TPSI3100 , TPSI3100-Q1
在 EN 為低電平上電時(shí),TPSI3133 接收電力并開始將電力傳輸?shù)狡浯渭?jí)電源軌(VDDM 和 VDDH)。內(nèi)部 MOSFET 將比較器輸入拉低,以避免誤觸發(fā)。一旦 EN 變?yōu)楦唠娖?,兩個(gè)電流路徑(路徑 1 和 2)將競(jìng)爭以設(shè)置比較器輸入電壓,如 圖 2-1 所示。由于 IGBT 導(dǎo)通延遲,路徑 1 通常比路徑 2 快,因此一旦 EN 變?yōu)楦唠娖?,TPSI3133 就會(huì)將比較器輸入額外下拉保持 100ns,從而讓 IGBT 在檢測(cè)到故障之前完全導(dǎo)通。添加消隱電容 (CBLK) 可以提供額外的延遲,但必須仔細(xì)選擇,以盡量減少應(yīng)力時(shí)間。在過載情況下,IGBT 的 VCE 上升,導(dǎo)致 HV 二極管陽極上的電壓升高,從而觸發(fā)故障比較器閾值。一旦 TPSI3133 檢測(cè)到故障,它就會(huì)關(guān)閉驅(qū)動(dòng)器,進(jìn)而關(guān)閉 IGBT,從而保護(hù)系統(tǒng)。