ZHCUAU4B April 2019 – March 2023
默認情況下,EVM 配置為使用外部時鐘選項。用戶為 ADC 采樣時鐘(J10 處的 DEVCLK)以及饋入 LMK04828 并用于時鐘分配模式的參考時鐘(J17 處的 REF CLK)提供外部時鐘信號,并提供 FPGA 參考時鐘、FPGA SYSREF 信號和 ADC SYSREF 信號。如果需要進行相干采樣,則必須使用外部時鐘。圖 7-1 顯示了使用外部時鐘選項的方框圖。
EVM 可配置為使用外部時鐘,步驟如下(請參閱圖 7-4):