ZHCSV46J July 2007 – June 2025 CDCE925 , CDCEL925
PRODUCTION DATA
參數(shù) | 測試條件 | 最小值 | 典型值(1) | 最大值 | 單位 | ||
---|---|---|---|---|---|---|---|
IDD | 電源電流(請參閱圖 5-1) | 所有輸出均關(guān)閉,fCLK = 27MHz、 fVCO = 135MHz、fOUT = 27MHz | 所有 PLLS 均打開 | 20 | mA | ||
按照 PLL | 9 | ||||||
IDDOUT | 電源電流(請參閱 圖 5-2 和 圖 5-3) | 無負載、所有輸出打開, fOUT = 27MHz | CDCE925, VDDOUT = 3.3V | 2 | mA | ||
CDCEL925, VDDOUT = 1.8V | 1 | ||||||
IDDPD | 關(guān)斷電流。除 SDA/SCL 以外的每個電路均斷電 | fIN = 0MHz,VDD = 1.9V | 30 | μA | |||
VPUC | 給控制電路加電的電源電壓 VDD 閾值 | 0.85 | 1.45 | V | |||
fVCO | PLL 的 VCO 頻率范圍 | 80 | 230 | MHz | |||
fOUT | LVCMOS 輸出頻率 | CDCEx925 VDDOUT = 1.8V | 230 | MHz | |||
LVCMOS | |||||||
VIK | LVCMOS 輸入電壓 | VDD = 1.7V,IS = –18mA | -1.2 | V | |||
II | LVCMOS 輸入電流 | VI = 0V 或 VDD,VDD = 1.9V | ±5 | μA | |||
IIH | S0/S1/S2 的 LVCMOS 輸入電流 | VI = VDD,VDD = 1.9V | 5 | μA | |||
IIL | S0/S1/S2 的 LVCMOS 輸入電流 | VI = 0V,VDD = 1.9V | -4 | μA | |||
CI | Xin/Clk 處的輸入電容 | VIClk = 0V 或 VDD | 6 | pF | |||
Xout 處的輸入電容 | VIXout = 0V 或or VDD | 2 | |||||
S0/S1/S2 處的輸入電容 | VIS = 0V 或 VDD | 3 | |||||
CDCE925 – LVCMOS (VDDOUT = 3.3V) | |||||||
VOH | LVCMOS 高電平輸出電壓 | VDDOUT = 3V,IOH = –0.1mA | 2.9 | V | |||
VDDOUT = 3V,IOH = –8mA | 2.4 | ||||||
VDDOUT = 3V,IOH = –12mA | 2.2 | ||||||
VOL | LVCMOS 低電平輸出電壓 | VDDOUT = 3V,IOL = 0.1mA | 0.1 | V | |||
VDDOUT = 3V,IOL = 8mA | 0.5 | ||||||
VDDOUT = 3V,IOL = 12mA | 0.8 | ||||||
tPLH、tPHL | 傳播延遲 | 所有 PLL 旁路 | 3.2 | ns | |||
tr/tf | 上升和下降時間 | VDDOUT = 3.3V (20%–80%) | 0.6 | ns | |||
tjit(cc) | 周期間抖動(2)(3) | 1 個 PLL 開關(guān),Y2 至 Y3 | 50 | 70 | ps | ||
2 個 PLL 開關(guān),Y2 至 Y5 | 90 | 130 | |||||
tjit(per) | 峰值間周期抖動(3) | 1 個 PLL 開關(guān),Y2 至 Y3 | 60 | 100 | ps | ||
2 個 PLL 開關(guān),Y2 至 Y5 | 100 | 160 | |||||
tsk(o) | 輸出偏斜 (4) | fOUT = 50MHz;Y1 至 Y3 | 70 | ps | |||
fOUT = 50MHz;Y2 至 Y5 | 150 | ||||||
odc | 輸出占空比 (5) | fVCO = 100MHz,Pdiv = 1 | 45% | 55% | |||
CDCE925 – LVCMOS (VDDOUT = 2.5V) | |||||||
VOH | LVCMOS 高電平輸出電壓 | VDDOUT = 2.3V,IOH = –0.1mA | 2.2 | V | |||
VDDOUT = 2.3V,IOH = –6mA | 1.7 | ||||||
VDDOUT = 2.3V,IOH = –10mA | 1.6 | ||||||
VOL | LVCMOS 低電平輸出電壓 | VDDOUT = 2.3V,IOL = 0.1mA | 0.1 | V | |||
VDDOUT = 2.3V,IOL = 6mA | 0.5 | ||||||
VDDOUT = 2.3V,IOL = 10mA | 0.7 | ||||||
tPLH、tPHL | 傳播延遲 | 所有 PLL 旁路 | 3.6 | ns | |||
tr/tf | 上升和下降時間 | VDDOUT = 2.5V (20%–80%) | 0.8 | ns | |||
tjit(cc) | 周期間抖動(2) (3) | 1 個 PLL 開關(guān),Y2 至 Y3 | 50 | 70 | ps | ||
2 個 PLL 開關(guān),Y2 至 Y5 | 90 | 130 | |||||
tjit(per) | 峰值間周期抖動(3) | 1 個 PLL 開關(guān),Y2 至 Y3 | 60 | 100 | ps | ||
2 個 PLL 開關(guān),Y2 至 Y5 | 100 | 160 | |||||
tsk(o) | 輸出偏斜(4) | fOUT = 50MHz;Y1 至 Y3 | 70 | ps | |||
fOUT = 50MHz;Y2 至 Y5 | 150 | ||||||
odc | 輸出占空比(5) | fVCO = 100MHz,Pdiv = 1 | 45% | 55% | |||
CDCEL925 – LVCMOS (VDDOUT = 1.8V) | |||||||
VOH | LVCMOS 高電平輸出電壓 | VDDOUT = 1.7V,IOH = –0.1mA | 1.6 | V | |||
VDDOUT = 1.7V,IOH = –4mA | 1.4 | ||||||
VDDOUT = 1.7V,IOH = –8mA | 1.1 | ||||||
VOL | LVCMOS 低電平輸出電壓 | VDDOUT = 1.7V,IOL = 0.1mA | 0.1 | V | |||
VDDOUT = 1.7V,IOL = 4mA | 0.3 | ||||||
VDDOUT = 1.7V,IOL = 8mA | 0.6 | ||||||
tPLH、tPHL | 傳播延遲 | 所有 PLL 旁路 | 2.6 | ns | |||
tr/tf | 上升和下降時間 | VDDOUT = 1.8V (20%–80%) | 0.7 | ns | |||
tjit(cc) | 周期間抖動 (2) (3) | 1 個 PLL 開關(guān),Y2 至 Y3 | 80 | 110 | ps | ||
2 個 PLL 開關(guān),Y2 至 Y5 | 130 | 200 | |||||
tjit(per) | 峰值間周期抖動 (3) | 1 個 PLL 開關(guān),Y2 至 Y3 | 100 | 130 | ps | ||
2 個 PLL 開關(guān),Y2 至 Y5 | 150 | 220 | |||||
tsk(o) | 輸出偏斜 (4) | fOUT = 50MHz;Y1 至 Y3 | 50 | ps | |||
fOUT = 50MHz;Y2 至 Y5 | 110 | ||||||
odc | 輸出占空比 (5) | fVCO = 100MHz,Pdiv = 1 | 45% | 55% | |||
SDA 和 SCL | |||||||
VIK | SCL 和 SDA 輸入鉗位電壓 | VDD = 1.7V,II = –18mA | -1.2 | V | |||
IIH | SCL 和 SDA 輸入電流 | VI = VDD,VDD = 1.9V | ±10 | μA | |||
VIH | SDA/SCL 輸入高壓(6) | 0.7 × VDD | V | ||||
VIL | SDA/SCL 輸入低壓(6) | 0.3 × VDD | V | ||||
VOL | SDA 低電平輸出電壓 | IOL = 3mA,VDD = 1.7V | 0.2 × VDD | V | |||
CI | SCL/SDA 輸入電容 | VI = 0V 或 VDD | 3 | 10 | pF |