ZHCSV46J July 2007 – June 2025 CDCE925 , CDCEL925
PRODUCTION DATA
CDCEx925 的內(nèi)部 EEPROM 已按圖 7-2所示預(yù)先配置。默認(rèn)情況下,輸入頻率傳遞至輸出端。因此,該器件可以在默認(rèn)模式下運(yùn)行,無需額外的生產(chǎn)步驟對(duì)其進(jìn)行編程。在通電后或斷電/上電序列后,將會(huì)顯示默認(rèn)設(shè)置顯示,直到用戶將其重新編程為不同的應(yīng)用配置??赏ㄟ^串行 SDA/SCL 接口對(duì)新寄存器設(shè)置進(jìn)行編程。
表 7-4 顯示了針對(duì)控制終端寄存器(外部控制引腳)的出廠默認(rèn)設(shè)置。盡管八種不同寄存器設(shè)置均可用,但在默認(rèn)配置下,只能使用 S0 選擇前兩種設(shè)置(0 和 1),因?yàn)?S1 和 S2 在默認(rèn)模式下配置為編程引腳。
(1) | Y1 | PLL1 設(shè)置 | PLL2 設(shè)置 | ||||||
---|---|---|---|---|---|---|---|---|---|
外部控制引腳 | 輸出選擇 | 頻率選擇 | SSC 選擇 | 輸出選擇 | 頻率選擇 | SSC 選擇 | 輸出選擇 | ||
S2 | S1 | S0 | Y1 | FS1 | SSC1 | Y2Y3 | FS2 | SSC2 | Y4Y5 |
SCL (I2C) | SDA (I2C) | 0 | 高阻抗?fàn)顟B(tài) | fVCO1_0 | 關(guān)閉 | 高阻抗?fàn)顟B(tài) | fVCO2_0 | 關(guān)閉 | 高阻抗?fàn)顟B(tài) |
SCL (I2C) | SDA (I2C) | 1 | 啟用 | fVCO1_0 | 關(guān)閉 | 啟用 | fVCO2_0 | 關(guān)閉 | 啟用 |