ZHCSNL6 March 2022 LM5143
PRODUCTION DATA
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 修訂歷史記錄
- 5 說(shuō)明（續(xù)）
- 6 器件比較表
- 7 引腳配置和功能
- 8 規(guī)格
-
9 詳細(xì)說(shuō)明
- 9.1 概述
- 9.2 功能方框圖
- 9.3
特性說(shuō)明
- 9.3.1 輸入電壓范圍 (VIN)
- 9.3.2 高壓偏置電源穩(wěn)壓器（VCC、VCCX、VDDA）
- 9.3.3 使能（EN1、EN2）
- 9.3.4 電源正常監(jiān)視器（PG1、PG2）
- 9.3.5 開(kāi)關(guān)頻率 (RT)
- 9.3.6 時(shí)鐘同步 (DEMB)
- 9.3.7 同步輸出 (SYNCOUT)
- 9.3.8 擴(kuò)頻調(diào)頻 (DITH)
- 9.3.9 可配置軟啟動(dòng)（SS1、SS2）
- 9.3.10 輸出電壓設(shè)定點(diǎn)（FB1、FB2）
- 9.3.11 最短可控導(dǎo)通時(shí)間
- 9.3.12 誤差放大器和 PWM 比較器（FB1、FB2、COMP1、COMP2）
- 9.3.13 斜率補(bǔ)償
- 9.3.14 電感器電流感測(cè)（CS1、VOUT1、CS2、VOUT2）
- 9.3.15 斷續(xù)模式電流限制 (RES)
- 9.3.16 高側(cè)和低側(cè)柵極驅(qū)動(dòng)器（HO1/2、LO1/2、HOL1/2、LOL1/2）
- 9.3.17 輸出配置 (MODE, FB2)
- 9.4 器件功能模式
- 10應(yīng)用和實(shí)現(xiàn)
- 11電源相關(guān)建議
- 12布局
- 13器件和文檔支持
- 14機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RHA|40
散熱焊盤(pán)機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RHA|40
訂購(gòu)信息
12.2 布局示例
根據(jù) LM5143-Q1EVM-2100 設(shè)計(jì)，圖 12-2 展示了雙路輸出同步降壓穩(wěn)壓器的單面布局。每個(gè)功率級(jí)均被 GND 焊盤(pán)幾何形狀包圍以在需要時(shí)連接 EMI 屏蔽。該設(shè)計(jì)采用 PCB 的第 2 層作為頂層正下方的電源環(huán)路返回路徑，以構(gòu)成約 2mm2 的小面積開(kāi)關(guān)電源環(huán)路。這個(gè)環(huán)路面積也就是說(shuō)寄生電感必須盡可能小，從而最大限度地減少 EMI 以及開(kāi)關(guān)節(jié)點(diǎn)電壓過(guò)沖和振鈴。更多詳細(xì)信息，請(qǐng)參閱 LM5143-Q1EVM-2100 評(píng)估模塊用戶(hù)指南。
圖 12-2 PCB 頂層如圖 12-3 中所示，一個(gè)通道的高頻電源環(huán)路電流從 MOSFET Q2 和 Q4，再經(jīng)過(guò)第 2 層上的電源接地平面，然后通過(guò) 0603 陶瓷電容器 C16 至 C19 流回至 VIN。垂直環(huán)路配置中沿相反流動(dòng)的電流提供了場(chǎng)自相抵消效果，從而減少了寄生電感。圖 12-4 中的側(cè)視圖展示了在多層 PCB 結(jié)構(gòu)中構(gòu)成自相抵消的薄型環(huán)路這一概念。圖 12-3 中所示的第 2 層（GND 平面層）在 MOSFET 正下方提供了一個(gè)連接到 Q2 源極端子的緊密耦合電流返回路徑。
靠近每個(gè)高側(cè) MOSFET 的漏極并聯(lián)四個(gè)具有 0402 或 0603 小型外殼尺寸的 10nF 輸入電容器。小尺寸電容器的低等效串聯(lián)電感 (ESL) 和高自諧振頻率 (SRF) 可以帶來(lái)出色的高頻性能。這些電容器的負(fù)端子通過(guò)多個(gè)直徑為 12mil (0.3mm) 的過(guò)孔連接到第 2 層（GND 平面），從而最大限度地減少寄生環(huán)路電感。
本布局示例中使用的額外步驟包括：
- 使從功率 MOSFET 到電感器（對(duì)于每個(gè)通道）的 SW 連接具有盡可能小的銅面積，從而減少輻射 EMI。
- 將控制器靠近 MOSFET 的柵極端子放置，使得柵極驅(qū)動(dòng)器跡線(xiàn)布放得短且直接。
- 對(duì)于敏感模擬元件，在控制器附近形成一個(gè)模擬接地平面。AGND 的模擬接地平面與 PGND1 和 PGND2 的電源接地平面都必須在 IC – 正下方單點(diǎn)連接至裸片連接焊盤(pán) (DAP)。
圖 12-3 功率級(jí)元件布局