ZHCABM0A February 2019 – April 2022 DRV8242-Q1 , DRV8243-Q1 , DRV8244-Q1 , DRV8245-Q1 , DRV8343-Q1 , DRV8702-Q1 , DRV8702D-Q1 , DRV8703-Q1 , DRV8703D-Q1 , DRV8803 , DRV8804 , DRV8805 , DRV8806 , DRV8860 , DRV8873 , DRV8873-Q1 , DRV8874 , DRV8874-Q1 , DRV8876 , DRV8876-Q1 , DRV8935 , DRV8955
半橋驅(qū)動(dòng)可以非常有用,因?yàn)槠湓谪?fù)載配置中帶來(lái)靈活性,而且 H 橋解決方案可以配置為多個(gè)半橋來(lái)驅(qū)動(dòng)多個(gè)螺線(xiàn)管。如前所述,DRV8714-Q1 和 DRV8718-Q1 柵極驅(qū)動(dòng)器支持此配置以及 PWM 映射特性,如圖 4-5 中所示
DRV8343-Q1 可以在高側(cè) PWM 和低側(cè)截止配置中控制多達(dá)三個(gè)不同的螺線(xiàn)管。在此模式下,DRV8343-Q1 將在開(kāi)關(guān)時(shí)自動(dòng)插入死區(qū)時(shí)間,并處理過(guò)流保護(hù) (OCP)、電池短路保護(hù)和對(duì)地短路故障保護(hù)。在獨(dú)立半橋 PWM 模式下,INHx 引腳會(huì)獨(dú)立控制每個(gè)半橋并支持兩種輸出狀態(tài):低或高。相應(yīng)的 INHx 和 INLx 信號(hào)控制輸出狀態(tài),如圖所示。INLx 引腳用于將半橋更改為高阻抗。如果不需要高阻抗?fàn)顟B(tài)(高阻態(tài)),請(qǐng)將所有 INLx 引腳設(shè)置為邏輯高電平。
INLx | INHx | GLx | GHx |
---|---|---|---|
0 | x | L | L |
1 | 0 | H | L |
1 | 1 | L | H |
可以使用半橋和獨(dú)立 MOSFET 驅(qū)動(dòng)模式組合,此時(shí)兩個(gè)相位處于獨(dú)立半橋模式,最后一個(gè)相位處于獨(dú)立 MOSFET 模式。這樣可以同時(shí)分別驅(qū)動(dòng)總共四個(gè)螺線(xiàn)管,其中兩個(gè)在推挽配置,一個(gè)在高側(cè)配置,一個(gè)在低側(cè)配置。在這些模式下,處于獨(dú)立半橋模式的兩個(gè)相位控制獨(dú)立的故障處理,而死區(qū)時(shí)間執(zhí)行由器件完成。對(duì)于獨(dú)立 MOSFET 模式下的相位,會(huì)繞過(guò)器件死區(qū)時(shí)間插入。
對(duì)于低電流應(yīng)用,DRV824x-Q1 和 DRV887x-Q1 是集成式 H 半橋驅(qū)動(dòng)器的系列器件,可按照 RDSON 進(jìn)行調(diào)整。這些驅(qū)動(dòng)器還可以配置為在獨(dú)立半橋模式下驅(qū)動(dòng)兩個(gè)螺線(xiàn)管。MOSFET 內(nèi)置在器件中,以簡(jiǎn)化設(shè)計(jì)并減少布板空間。
DRV824x-Q1 系列可以支持獨(dú)立半橋模式,以便驅(qū)動(dòng)多種負(fù)載配置。低側(cè)配置示例如 圖 4-6 中所示。
圖 4-7 顯示了配置為在獨(dú)立半橋模式下驅(qū)動(dòng)兩個(gè)螺線(xiàn)管的應(yīng)用原理圖。
表 4-3 顯示了獨(dú)立半橋模式的真值表。
nSleep | INx | OUTx | 說(shuō)明 |
---|---|---|---|
0 | X | 高阻態(tài) | 睡眠(H 橋高阻抗) |
1 | 0 | L | OUTx 低側(cè)導(dǎo)通 |
1 | 1 | H | OUTx 高側(cè)導(dǎo)通 |
DRV8706-Q1 是一款小型單 H 橋柵極驅(qū)動(dòng)器,使用四個(gè)外部 N 溝道 MOSFET,可獨(dú)立控制多達(dá)兩個(gè)螺線(xiàn)管或繼電器。圖 4-8 顯示了對(duì)獨(dú)立半橋模式的控制。表 4-4 顯示了獨(dú)立半橋模式下 DRV8706-Q1 的控制表。在此模式下,器件不進(jìn)行 PWM 電流調(diào)節(jié)或電流斬波。
nHIZx | IN1x | GHx | GLx | SHx |
---|---|---|---|---|
0 | x | L | L | Z |
1 | 0 | L | H | L |
1 | 1 | H | L | H |