ZHCSWO8 August 2024 TLV1H103-SEP
PRODUCTION DATA
當 LE/HYS 引腳上的電壓為邏輯低電平時,TLV1H103-SEP 的鎖存引腳會保持器件的輸出狀態(tài)。當輸出狀態(tài)旨在保持不變時,這一點特別有用。鎖存功能的一個重要考慮因素是鎖存保持和建立時間。鎖存保持時間是(在鎖存引腳置為有效后)正確鎖存比較器輸出所需的最短時間。同樣,鎖存建立時間定義為在鎖存引腳置為低電平有效之前輸入必須保持穩(wěn)定的時間。下圖展示了輸入何時可以轉(zhuǎn)換,從而實現(xiàn)有效鎖存。請注意,EC 表中的典型建立時間為負值;這是 LE/HYS 引腳相對于輸入引腳布線延遲的內(nèi)部布線延遲所致。下面顯示了當 TLV1H103-SEP 退出鎖存輸出級時輸出響應(yīng)中的一個小延遲 (tPL)。