1 引言

在 AFE77xx 集成式收發(fā)器中，可使用外部 GPIO 于 TDD 期間在待機和工作模式之間切換發(fā)送器、反饋和接收器數(shù)據(jù)路徑。表 1-1 所示為 AFE77xx 在 TDD 模式下使用的外部 GPIO。在 TDD 模式下，共有 5 個 GPIO 用于在下行鏈路和上行鏈路之間進行切換：

• TXEN1
• TXEN2
• RXEN1
• RXEN2
• 1FBEN

對 TDD GPIO 的控制并不相互排斥，因此上行鏈路和下行鏈路模式可以同時處于待機或工作狀態(tài)。在 TDD 模式下，反饋和接收器 ADC 可以分時使用串行器/解串器通道，最大程度減少在 FPGA 和 AFE77xx 中使用的串行器/解串器資源。串行器/解串器通道上的信息可根據(jù) RXEN1/RXEN2 和 1FBEN GPIO 的狀態(tài)在反饋 ADC 和接收器 ADC 之間動態(tài)切換。表 1-2 對此進行了總結(jié)。