在每個(gè)輸出端的負(fù)載電容為 2pF 的情況下，按照 節(jié) 2 中所述的程序提取電路板布局參數(shù)，并在 Hyperlynx 中運(yùn)行信號完整性仿真。使用此電路板收集的測量結(jié)果以及與基于仿真結(jié)果的預(yù)測值的比較如下所示。

從 表 4-1 中顯示的結(jié)果可以看出，布線拓?fù)鋷缀醪粫绊懚秳有阅?。請注意，抖動測量是用包含內(nèi)部 50Ω 終端的相位噪聲分析儀進(jìn)行的，與高阻抗純電容負(fù)載相比，它可以減少在接收器處測得的反射。仿真測量結(jié)果的上升/下降時(shí)間趨勢與實(shí)驗(yàn)室測量結(jié)果密切相關(guān)。圖 4-2 中 x 軸的布線編號與 表 4-1 中使用的編號方案和 圖 4-1 上的標(biāo)簽相對應(yīng)。隨著布線扇出的增加，仿真結(jié)果的耦合度與實(shí)驗(yàn)室測量結(jié)果相比降低。這主要是因?yàn)槲丛跍y試設(shè)置中對 SMA 適配器、電纜和探頭的寄生電容進(jìn)行建模。根據(jù)實(shí)驗(yàn)室測量結(jié)果與仿真數(shù)據(jù)之間的相關(guān)性，預(yù)計(jì)仿真上升/下降時(shí)間結(jié)果與實(shí)際測量結(jié)果的裕度在 ±25% 的范圍內(nèi)。此裕度考慮了器件間差異、影響寄生電容和特性布線阻抗的 PCB 覆銅厚度制造容差以及其他環(huán)境因素。總而言之，驅(qū)動多個(gè)負(fù)載時(shí)，系統(tǒng)設(shè)計(jì)人員可以放心地使用 IBIS 仿真為不同布線方案估算時(shí)鐘信號的上升/下降時(shí)間和信號完整性。

在所有布線拓?fù)渲?，?dāng)負(fù)載為 2pF 時(shí)，輸出振幅保持軌到軌的規(guī)定范圍內(nèi)，但會隨著負(fù)載數(shù)量或總負(fù)載電容的增加而降低。在仿真和實(shí)際實(shí)驗(yàn)室測量中，在負(fù)載附近進(jìn)行拆分（星型線路拓?fù)洌┎季€可實(shí)現(xiàn)更好的性能。