1 簡介和測試方法

在高頻或長布線長度條件下為系統(tǒng)提供時(shí)鐘信號(hào)時(shí)，電纜和 PCB 布線通常被視為傳輸線路而不是簡單的電線。一般來說，當(dāng)通過布線或電纜的傳播延遲大于信號(hào)上升時(shí)間的 0.25 倍時(shí)，估計(jì)就需要考慮傳輸線路影響。例如，由 FR-4 材料制成的典型 PCB 的信號(hào)傳播延遲約為 150ps/in。假設(shè)信號(hào)上升時(shí)間為 1ns，則任何超過 1.5 英寸的布線都可能具有類似于傳輸線路的行為，如不解決，可能會(huì)出現(xiàn)信號(hào)完整性問題。

以下仿真結(jié)果顯示了使用不同布線方案通過單個(gè) LVCMOS 振蕩器驅(qū)動(dòng)多個(gè)負(fù)載的影響。為了執(zhí)行仿真，我們在 Altium Designer 中設(shè)計(jì)了 4 層的層疊，并確定了產(chǎn)生標(biāo)稱 50Ω 特征布線阻抗所需的布線寬度。選擇這種特殊的層疊是為了確保具有標(biāo)稱 50Ω 阻抗的布線能夠與 0201 無源器件的焊盤尺寸緊密匹配，從而使信號(hào)通過板載電阻器和電容器時(shí)產(chǎn)生的反射最小。

借助這種層疊，我們設(shè)計(jì)了一系列的 PCB 布局來模擬幾種將驅(qū)動(dòng)器連接到多個(gè)負(fù)載的不同方法。然后，轉(zhuǎn)換了布局文件用于 IBIS SI 仿真，并使用 25MHz TI BAW 振蕩器作為驅(qū)動(dòng)器。

圖 1-1 負(fù)載板仿真中使用的層疊

在連接到多個(gè)負(fù)載時(shí)，可以放置線路電阻器以實(shí)現(xiàn) 50Ω 阻抗匹配。每種布線方案使用 10pF 的組合電容驅(qū)動(dòng)一個(gè)、兩個(gè)或四個(gè)負(fù)載。為了確保布線拓?fù)涫俏ㄒ桓淖兊淖兞?，所有測試配置中的總負(fù)載電容都保持恒定。圖 1-2 演示了增加 LVCMOS 振蕩器輸出上的總?cè)菪载?fù)載如何增加上升和下降時(shí)間并降低性能。通過使用恒定的 10pF 負(fù)載來考慮驅(qū)動(dòng)四個(gè)負(fù)載的最壞情況（每個(gè)負(fù)載的標(biāo)稱負(fù)載電容為 2.5pF），從實(shí)驗(yàn)中消除了這一影響因數(shù)。節(jié) 3提供了所測試的各種布線和負(fù)載拓?fù)涞母钊胝f明。

圖 1-2 輸出頻率為 25MHz、電源電壓為 3.3V 時(shí)，LMK6C 上升或下降時(shí)間 (ps) 與溫度和負(fù)載電容間的關(guān)系