ZHCUAU5A March 2023 – May 2025 AM68 , AM68A , AM69 , AM69A , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VP-Q1 , TDA4VPE-Q1 , TPS6594-Q1
2.1 電源映射
PDN-3x 基礎(chǔ)電源資源包括 TPS6594133A-Q1 PMIC、兩個(gè)高電流功率級(jí)（HCPS-A 和 HCPS-B）、兩個(gè) TPS389006004-Q1 安全電壓監(jiān)控器、兩個(gè) TPS74501P-Q1 LDO 和一個(gè) TPS622965-Q1 負(fù)載開(kāi)關(guān)。處理器 CPU 和 CORE 電源軌分別由 HCPS-A 和 HCPS-B 供電。每個(gè) HCPS 由一個(gè)或多個(gè)可堆疊的 TPS6287xY1-Q1 降壓轉(zhuǎn)換器組成。有關(guān)基于 JS84S4 或 J721S2 處理器類型的推薦 HCPS 配置，請(qǐng)參閱 表 2-1。PMIC 具有內(nèi)置的輸入電源電壓電平檢測(cè)功能，使其能夠使用 3.3V 或 5V 系統(tǒng)輸入電壓。如果系統(tǒng)確實(shí)使用 5V 輸入，則根據(jù)總體系統(tǒng)需求，用于為處理器提供 3.3V IO 信號(hào)的負(fù)載開(kāi)關(guān)需要替換為降壓轉(zhuǎn)換器或 LDO。
| 處理器 | HCPS - A（CPU 電源） | HCPS - B（CORE 電源） |
|---|---|---|
| J784S4 | 3 x TPS62873Y1 - Q1 | 2 x TPS62873Y1 - Q1 |
| J721S2 | 1 x TPS62873Y1 - Q1 | 2 x TPS62871Y1 - Q1 |
對(duì)于功能安全應(yīng)用，PMIC 可滿足大多數(shù)關(guān)鍵要求，請(qǐng)參閱 TPS6594 數(shù)據(jù)表。此外，在 VCCA 之前有一個(gè)保護(hù) FET 連接到 PMIC 的 OVPGDRV 引腳，允許對(duì)輸入電源進(jìn)行電壓監(jiān)控。兩個(gè) TPS389006004-Q1 安全電壓監(jiān)控器 (SVS) 用于根據(jù)功能安全系統(tǒng)（支持 ASIL-B/D）的要求，對(duì)所有分立式電源電壓進(jìn)行 OV/UV 監(jiān)控。
圖 2-1 顯示了以下 PDN-3A 電源映射：為 J784S4 或 J721S2 處理器平臺(tái)（SoC、Flaxh 和 LPDDR4 存儲(chǔ)器、電源器件）提供基礎(chǔ)特性以及所有可選特性，包括三種處理器低功耗模式（僅 MCU、GPIO 保持和 DDR 保持）和三種可選特性（UHS-I SD 卡、USB2.0 接口和 HS 電子保險(xiǎn)絲編程）。PDN - 3A.I 電源連接——全功能、工業(yè)應(yīng)用 與 PDN-3A 相同，但用于工業(yè)應(yīng)用，并使用略有不同的電壓監(jiān)控策略。圖 2-3 描述了以下 PDN-3F 電源映射：僅使用 PDN-3x 基礎(chǔ)電源器件來(lái)支持基本特性集（ASIL-D 安全功能系統(tǒng)、MCU 和主電源隔離、MCU 安全島、僅 MCU 低功耗模式、雙電壓 1.8V/3.3V IO 信號(hào)、四個(gè) LPDDR4 存儲(chǔ)器、OSPI 引導(dǎo)閃存和 eMMC 存儲(chǔ)閃存）。
圖 2-1 PDN-3A 電源連接 - 完整特性
圖 2-2 PDN - 3A.I 電源連接——全功能、工業(yè)應(yīng)用
圖 2-3 PDN-3F 電源連接 - 簡(jiǎn)化特性表 2-2 確定支持 PDN-3A 全功能系統(tǒng)所需的電源器件和電源軌。如果不需要某項(xiàng)功能，則可以移除電源器件和電源軌，但處理器輸入電源必須連接到另一個(gè)類似電壓和類型的電源軌，因?yàn)樗须娫炊夹枰姴拍軐?shí)現(xiàn)完全有效運(yùn)行。表 2-3 提供了有關(guān)將處理器輸入電源分組到基礎(chǔ)電源軌的指南，如果不需要三種低功耗模式或各種可選功能中的任何一種，可以參考該表。通過(guò)按照此指南調(diào)整全功能 PDN-3A 方案，可以實(shí)現(xiàn)其他 PDN-3x 型號(hào) (x = B/C/D/E/F)，從而支持 PDN-3A 和 PDN-3F 之間具有不同功能集的終端產(chǎn)品。
| 電源映射 | 系統(tǒng)特性(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 器件 | 電源 | 電源軌 | 處理器和存儲(chǔ)器域 | 有源 SoC | 僅 MCU | DDR 保持 | GPIO 保持 | SD 卡 | EFUSE | USB |
| TPS6594133A-Q1 | BUCK12 | VDD_DDR_1V1 | VDDS_DDR、VDDS_DDR_C3:0 | R | R | |||||
| Mem: VDD2，VDDQ | ||||||||||
| BUCK3 | VDD_RAM_0V85 | VDDAR_CORE、VDDAR_CPU | R | |||||||
| BUCK4 | VDD_IO_1V8 |
VDDS_MMC0 |
R | |||||||
| BUCK5 | VDD_MCU_0V85 | VDD_MCU、VDDAR_MCU | R | R | ||||||
| LDO1 | VDD_MCUIO_1V8 | VDDSHV1_MCU | R | R | ||||||
| LDO2 | VDD_MCUIO_3V3 | VDDSHV2_MCU | R | R | ||||||
| LDO3 | VDA_DLL_0V8 | VDDA_0P8_PLL_DDR3:0、VDDA_0P8_DLL_MMC0 | R | |||||||
| LDO4 | VDA_MCU_1V8 | VDDA_MCU_PLLGRP0、VDDAMCU_TEMP、VDDA_POR_WKUP、VDDA_WKUP、VDDA_ADC1:0 | R | R | ||||||
| TPS22965-Q1 | 負(fù)載開(kāi)關(guān) A | VDD_IO_3V3 | VDDSHV0、VDDSHV2 | R | ||||||
| TPS22965-Q1 | 負(fù)載開(kāi)關(guān) B | VDD_MCU_GPIORET_3V3 | VDDSHV0_MCU | R | R | R | ||||
| CPU PWR HCPS-A | HCPS-A | VDD_CPU_AVS | VDD_CPU | R | ||||||
| CORE PWR HCPS-B | HCPS-B | VDD_CORE_0V8 | VDD_CORE、VDD_WAKE0、VDDA_0p8_CSIRX、VDDA_0P8_DSITX、VDDA_0P8_DSITX_C、VDDA_0P8_SERDES、VDDA_0P8_SERDES_C、VDDA_0P8_USB、VDDA_0P8_UFS | R | ||||||
| TLV73318P-Q1 | LDO-G | VPP_EFUSE_1V8 | VPP_x(EFUSE) | R | ||||||
| TLV3333-Q1 | LDO-F | VDD_USB_3V3 | VDDA_3P3_USB | R | R | |||||
| TLV7103318-Q1 | LDO-E | VDD_SD_DV | VDDSHV5（3.3V 或 1.8V） | R | R | |||||
| TPS74501P-Q1 | LDO-D | VDD1_DDR_1V8 | Mem: VDD1 | R | R | |||||
| TPS74501P-Q1 | LDO-C | VDD_MCU_GPIORET_0V8 | VDD_MCU_WAKE1 | R | R | R | ||||
| TPS74501P-Q1 | LDO-B | VDA_PHY_1V8 | VDDA_1P8_CSI_RX、VDDA_1P8_DSITX、VDDA_1P8_SERDES、VDDA_1P8_USB、VDDA_1P8_UFS | R | ||||||
| TPS74501P-Q1 | LDO-A | VDA_PLL_1V8 | VDDA_OSC1、VDDA_PLLGRP13:0、VDDA_TEMP4:0 | R | ||||||
| 要移除的特性 | 要移除的電源器件和電源軌 | 新電源映射 |
|---|---|---|
| HS SoC EFUSE 編程 | 分立式 LDO-G：VPP_EFUSE_1V8 | SoC：VPP → 無(wú)連接 |
| 兼容 USB 2.0 數(shù)據(jù)眼 | 分立式 LDO-F：VDA_USB_3V3 | SoC：VDDA_3P3_USB → 濾波后的 VDD_IO_3V3 |
| 符合標(biāo)準(zhǔn)的高速 SD 卡 | 分立式 LDO-E：VDD_SD_DV | SoC：VDDSHV5 → VDD_IO_3V3 或 VDD_IO_1V8 |
| DDR 保持低功耗模式 | 分立式 LDO-D：VDD1_DDR_1V8 | LPDDR4：VDD1 → VDD_IO_1V8 |
| MCU GPIO 保持低功耗模式 | 分立式 LDO-C：VDD_MCU_GPIORET_0V8 | SoC：VDD_MCU_WAKE1 → VDD_MCU_0V85 |
| 分立式 LDSW-B：VDD_MCU_GPIORET_3V3 | SoC：VDDSHV0_MCU → VDD_MCUIO_3V3 或 VDD_MCUIO_1V8 | |
| 分立式 SVS | PMIC：GPIO10 上拉至 VCCA_3V3 |