ZHCUAU5A March 2023 – May 2025 AM68 , AM68A , AM69 , AM69A , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VP-Q1 , TDA4VPE-Q1 , TPS6594-Q1
5.3.9 TO_RETENTION
由 NSLEEPx 位或引腳定義的 C 和 D 觸發(fā)條件會觸發(fā) TO_RETENTION 序列。此序列會禁用所有不向固定軌供電的電源軌和 GPIO，如圖 2-1 所示。可以使用寄存器 FSM_I2C_TRIGGERS 中的 I2C_5 和 I2C_7 位來修改此序列。在觸發(fā)保持狀態(tài)之前，需通過 PMIC 中的 I2C 對這些位進行置位。如果 I2C_7 位設置為高電平，則 PMIC 進入 DDR 保持狀態(tài)。如果 I2C_5 位設置為高電平，則 PMIC 進入 GPIO 保持狀態(tài)。圖 5-13 中顯示了同時具有 GPIO 和 DDR 保持的 TO_RETENTION 序列。如果 I2C_5 和 I2C_7 設置為低電平，則與 DDR 和 GPIO 保持相關(guān)聯(lián)的這些元件不會保持運行狀態(tài)，如圖 5-12 所示。
注： 在觸發(fā)保持狀態(tài)之前，需通過 PMIC 中的 I2C 對 I2C_5 和 I2C_7 位進行置位或清零。觸發(fā)條件不能自行清除，必須在運行期間進行維護。
圖 5-12 TO_RETENTION（當 I2C_5 和 I2C_7 為低電平時）
圖 5-13 TO_RETENTION（當 I2C_5 和 I2C_7 為高電平時）在序列結(jié)束時，PMIC 會設置 LPM_EN 并清除 AMUXOUT_EN。TPS6594133A 器件還會根據(jù)寄存器 PFSM_DELAY_REG_2 的內(nèi)容執(zhí)行額外的 16ms 延遲。