為了比較不同表面貼裝封裝的熱性能（即 R_θJC/P），已經(jīng)利用 ANSYS 有限元分析 (FEA) 軟件建立了仿真模型。圖 4-1 所示為 QFN 8x8、QFN 12x12、TOLL 和D²PAK 這四種封裝的模型圖示。前兩種 QFN 封裝用于 TI 的 600V GaN 功率級產(chǎn)品，而后兩種封裝由競爭對手分別用于其商業(yè)發(fā)布的 600V GaN 和 650V SiC 分立式器件。每個表面貼裝器件均放在一塊 4 層 PCB 的中央，PCB 的表面積為 40mm x 40mm，厚度為 1.58mm。

圖 4-2 所示為所生成模型的示例橫截面圖并詳細說明了多層 PCB 結(jié)構(gòu)。對于所有已建立的模型，包括散熱過孔樣式設計（圖 4-3）在內(nèi)的大多數(shù)構(gòu)建元素是相同的，但有兩項除外：PCB 頂部銅層設計和散熱過孔總數(shù)，它們已調(diào)整為適合每種封裝的散熱焊盤面積，以便公平比較不同封裝之間的熱性能。請注意，用于散熱的頂部銅焊盤和相應的散熱過孔樣式/數(shù)量可針對特定應用進行進一步的優(yōu)化。表 4-1 總結(jié)了主要建模組件的關鍵尺寸和熱信息。