ZHCSXO2 December 2024 LMX1205
ADVANCE INFORMATION
LOGICLKOUT0 和 LOGICLKOUT1 輸出格式可編程為 LVDS 和 CML 模式。根據(jù)格式的不同，共?？赡苁强删幊痰?，也可能需要外部元件（請(qǐng)參閱表 6-5）。
LOGICLKOUT1 輸出的共模和格式可以像 LOGISYSREFOUT 配置一樣進(jìn)行編程。
| LOGICLK_FMT | 格式 | 所需外部元件 | 輸出電平 | 共模 |
|---|---|---|---|---|
| 0 | LVDS | 無(wú) | 可通過(guò) LOGICLK_PWR 進(jìn)行編程 | 可通過(guò) LOGICLK_VCM 進(jìn)行編程。 |
| 2 | CML | 上拉電阻 50?（連接至 VCC） |
可通過(guò) LOGICLK_PWR 進(jìn)行編程 | LOGICLK_VCM 沒(méi)有影響，但會(huì)隨著 LOGICLK_PWR 的變化而變化。 |
| LOGICLK_VCM | LOGICLK VOD 擺幅 - 單端峰峰值 (V) | LOGICLK 共模電壓 (V) |
|---|---|---|
| 6 | 0.37 | 0.81 |
| 5 | 0.36 | 0.90 |
| 4 | 0.35 | 0.99 |
| 3 | 0.34 | 1.09 |
| 2 | 0.33 | 1.18 |
| 1 | 0.31 | 1.27 |
| LOGICLK_PWR | LOGICLK VOD 擺幅 - 單端峰峰值 (V) | 支持的 VOCM 范圍 | 支持的 LOGICLK_VCM 范圍 | |
|---|---|---|---|---|
| 最小代碼 | 最大代碼 | |||
| 0 | 0.1 | 0.8 至 1.4 | 0 | 6 |
| 1 | 0.15 | 0.8 至 1.4 | 0 | 6 |
| 2 | 0.2 | 0.8 至 1.4 | 0 | 6 |
| 3 | 0.25 | 0.75 至 1.35 | 0 | 6 |
| 4 | 0.3 | 0.8 至 1.3 | 1 | 6 |
| 5 | 0.35 | 0.8 至 1.3 | 1 | 6 |
| 6 | 0.4 | 0.9 至 1.3 | 2 | 6 |
| 7 | 0.5 | 0.9 至 1.2 | 3 | 6 |