ZHCAAD4C June 2021 – November 2021 CD4052B , TS3A225E , TS3A44159
4.3 下沖
下沖是高速應用中的一種典型現象，其中阻抗不匹配會導致系統(tǒng)出現過度振鈴，這會給通過關斷來隔離不同總線的總線開關帶來嚴重問題。在此狀態(tài)下，n 通道傳輸晶體管的柵極電壓處于地電勢，但任一 I/O 端口上的負電壓幅值大于 NMOS VT 將導致開關導通并且不再隔離總線。所以，如果信號開關設計中不包含下沖保護電路，那么幅值大且持續(xù)時間長的下沖會導致數據損壞。圖 4-3 中的原理圖展示了下沖現象。對于 0V 至 VCC 范圍內的正常輸入電壓，開關處于高阻抗狀態(tài)，輸出總線與輸入總線隔離。隔離總線上發(fā)生的下沖會引發(fā)故障，如圖 4-3 所示。
圖 4-3 禁用時 NMOS 串聯開關器件中的下沖現象有兩種解決方案可防止 NMOS 在下沖期間（即使在禁用時）閉合：
- 抓取或鉗制輸入下沖能量。在這種方法中，鉗位電路接地或連接到 VCC。該鉗位電路可防止 NMOS 在發(fā)生下沖事件時閉合。
- 肖特基鉗位。采用這種方法時，肖特基二極管從開關的 I/O 端口接地。當 I/O 端口的電壓低于接地電壓時，二極管正向偏置并鉗制源極或漏極電壓，使輸入和輸出保持隔離。這種類型器件的一個例子是 TI 提供的 CBTS 總線開關。
- 有源鉗位至 VCC。采用這種方法時，有源鉗位電路連接到 VCC，通過將輸入電壓拉至 VCC 來抵消下沖電壓。這種類型器件的一個例子是 TI 提供的 CBTK 總線開關。
- 強制使用 NMOS 的柵極電壓跟蹤負輸入電壓，TI 全新的 CBT-C 系列就是使用這種方法來防止下沖。本應用報告稍后將介紹這種保護方法。