ZHCSYD8 June 2025 DRV8363-Q1
ADVANCE INFORMATION
DRV8363-Q1 采用集成式柵源電壓 (VGS) 監(jiān)測(cè)器來(lái)監(jiān)測(cè)外部 MOSFET 的狀態(tài)。當(dāng)命令 MOSFET 的輸出狀態(tài)為關(guān)斷（INxx = 低電平）時(shí)，監(jiān)測(cè)器會(huì)驗(yàn)證輸出是否關(guān)斷并保持關(guān)斷。如果在任何時(shí)候，VGS 電壓超過(guò) VGS 閾值的持續(xù)時(shí)間超過(guò) tvgs_dg，則 nFAULT 引腳會(huì)被驅(qū)動(dòng)為低電平，并為相應(yīng)的輸出通道設(shè)置 VGS_XX 標(biāo)志。當(dāng)命令 MOSFET 的輸出狀態(tài)為導(dǎo)通（INxx = 高電平）時(shí)，監(jiān)測(cè)器會(huì)驗(yàn)證輸出是否導(dǎo)通。如果在任何時(shí)候，VGS 降至 VGS 閾值以下的持續(xù)時(shí)間超過(guò) tvgs_dg，則 nFAULT 引腳會(huì)被驅(qū)動(dòng)為低電平，并為相應(yīng)的輸出通道設(shè)置 VGS_XX 標(biāo)志。VGS 監(jiān)測(cè)消隱時(shí)間與 VDS 監(jiān)測(cè)器共享，可以通過(guò) VDS_VGS_BLK 寄存器字段調(diào)節(jié)。TI 建議根據(jù)外部 MOSFET 的預(yù)期開(kāi)關(guān)時(shí)間設(shè)置該參數(shù)值。VGS 檢測(cè)抗尖峰脈沖時(shí)間可以通過(guò) VGS_DEG 寄存器字段進(jìn)行調(diào)整。在 PWM 上升/下降信號(hào)之后經(jīng)過(guò)消隱時(shí)間后，抗尖峰脈沖計(jì)時(shí)器才會(huì)啟動(dòng)。TI 建議根據(jù)系統(tǒng)噪聲級(jí)別和可接受的容錯(cuò)時(shí)序設(shè)置該參數(shù)值。