ZHCSYD8 June 2025 DRV8363-Q1
ADVANCE INFORMATION
| 最小值 | 標(biāo)稱(chēng)值 | 最大值 | 單位 | |||
|---|---|---|---|---|---|---|
| tCLK | SCLK 最小周期 |
100 | ns | |||
| tCLKH | SCLK 最短高電平時(shí)間 | 50 | ns | |||
| tCLKL | SCLK 最短低電平時(shí)間 | 50 | ns | |||
| tSU_SDI | SDI 輸入數(shù)據(jù)設(shè)置時(shí)間 | 15 | ns | |||
| tH_SDI | SDI 輸入數(shù)據(jù)保持時(shí)間 | 25 | ns | |||
| tD_SDO | SDO 輸出數(shù)據(jù)延遲時(shí)間，CL = 20pF | SCLK 高電平至 SDO 有效，CL = 20pF | 0 | 50 | ns | |
| tSU_nSCS | nSCS 輸入設(shè)置時(shí)間 | 25 | ns | |||
| tH_nSCS | nSCS 輸入保持時(shí)間 | 25 | ns | |||
| tHI_nSCS | 低電平有效前的 nSCS 最短高電平時(shí)間 | 450 | ns | |||
| tACC_nSCS | nSCS 訪問(wèn)時(shí)間 | nSCS 低電平至 SDO 就緒 | 50 | ns | ||
| tDIS_nSCS | nSCS 禁用時(shí)間 | nSCS 高電平至 SDO 高阻抗 | 50 | ns | ||