ZHCSYD8 June 2025 DRV8363-Q1
ADVANCE INFORMATION
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳功能 48 引腳 DRV8363-Q1 器件
- 5 規(guī)格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 三相 BLDC 柵極驅(qū)動器
- 6.3.2 DVDD 線性穩(wěn)壓器
- 6.3.3 低側(cè)電流檢測放大器
- 6.3.4 柵極驅(qū)動器關(guān)斷
- 6.3.5
柵極驅(qū)動器保護電路
- 6.3.5.1 GVDD 欠壓鎖定 (GVDD_UV)
- 6.3.5.2 GVDD 過壓故障 (GVDD_OV)
- 6.3.5.3 VDRAIN 欠壓故障 (VDRAIN_UV)
- 6.3.5.4 VDRAIN 過壓故障 (VDRAIN_OV)
- 6.3.5.5 VCP 欠壓故障 (CP_OV)
- 6.3.5.6 BST 欠壓鎖定 (BST_UV)
- 6.3.5.7 MOSFET VDS 過流保護 (VDS_OCP)
- 6.3.5.8 MOSFET VGS 監(jiān)測保護
- 6.3.5.9 VSENSE 過流保護 (SEN_OCP)
- 6.3.5.10 熱關(guān)斷 (OTSD)
- 6.3.5.11 熱警告 (OTW)
- 6.3.5.12 OTP CRC
- 6.3.5.13 SPI 看門狗計時器
- 6.3.5.14 相位診斷
- 6.4 故障檢測和響應(yīng)匯總表（故障表）
- 6.5 器件功能模式
- 6.6 編程
- 6.7 寄存器映射
- 7 應(yīng)用和實施
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機械、封裝和可訂購信息
6.3.1.2.7 死區(qū)時間和跨導(dǎo)保護
在 DRV8363-Q1 的 6xPWM 模式中，高側(cè) INHx 和低側(cè) INLx 輸入獨立運行，但有一個例外，即當(dāng)同一半橋的高側(cè)和低側(cè)同時開啟時，以便防止發(fā)生跨導(dǎo)。該器件將高側(cè)和低側(cè)柵極輸出拉至低電平，以防止功率級發(fā)生擊穿現(xiàn)象，并且當(dāng)高側(cè)和低側(cè)輸入同時為邏輯高電平時，器件會報告故障 STP_FLT。
在6xPWM 模式中，如果 SPI 寄存器位 DEADT_MODE 為 0b 且 DEADT_MODE_6X 為 00b，則器件會監(jiān)測 INHx 和 INLx 并在 INHx=INLx=low 的周期短于 tDEAD 時插入死區(qū)時間。除 6xPWM 模式之外，無論配置如何，器件始終會插入死區(qū)時間。
注： 如果 PWM_MODE 設(shè)置為 001b - 101b，則 STP_MODE 位應(yīng)設(shè)置為 1b 以避免 STP_FLT 的錯誤標志。SPI 寄存器位 STP_MODE = 0b 只能用于 PWM_MODE = 000b（6xPWM 模式）。
圖 6-8 跨導(dǎo)保護和死區(qū)時間插入