ZHCABK1A February 2022 – March 2024 ADS1119 , ADS1120 , ADS1120-Q1 , ADS112C04 , ADS112U04 , ADS1130 , ADS1131 , ADS114S06 , ADS114S06B , ADS114S08 , ADS114S08B , ADS1158 , ADS1219 , ADS1220 , ADS122C04 , ADS122U04 , ADS1230 , ADS1231 , ADS1232 , ADS1234 , ADS1235 , ADS1235-Q1 , ADS124S06 , ADS124S08 , ADS1250 , ADS1251 , ADS1252 , ADS1253 , ADS1254 , ADS1255 , ADS1256 , ADS1257 , ADS1258 , ADS1258-EP , ADS1259 , ADS1259-Q1 , ADS125H01 , ADS125H02 , ADS1260 , ADS1260-Q1 , ADS1261 , ADS1261-Q1 , ADS1262 , ADS1263 , ADS127L01 , ADS130E08 , ADS131A02 , ADS131A04 , ADS131E04 , ADS131E06 , ADS131E08 , ADS131E08S , ADS131M02 , ADS131M03 , ADS131M04 , ADS131M06 , ADS131M08
在非對稱高電壓電源配置中,施加到電橋的激勵電壓 VEXCITATION 通常不能用作 ADC 電源電壓,而是需要使用額外的低電壓電源 (≤ 5V) 為 ADC 供電。此外,ADC 不能直接使用高電壓激勵源作為差分基準(zhǔn)電壓 VREF,而是需要使用一個衰減電路。通常使用圖 6-5 所示的簡單電阻分壓器,但也可以使用其他選項,包括差分放大器或分立式電壓基準(zhǔn)。使用電阻分壓器或放大器可在電橋和基準(zhǔn)輸入之間引入誤差,而電橋和 ADC 輸入之間不存在該誤差,從而導(dǎo)致偽比例基準(zhǔn)配置。選擇分立式電壓基準(zhǔn)會導(dǎo)致非比例配置。最后,選擇非對稱電源電壓,使電橋輸出共模電壓處于 ADC 的低電壓輸入范圍內(nèi)。否則,需使用額外的輸入信號調(diào)理電路。
使用偽比例基準(zhǔn)和非對稱高電壓 (> 5V) 電源的四線電阻式電橋測量需要:
首先,使用表 6-9 中的公式和表 6-8 中的參數(shù),確定電橋的最大差分輸出電壓 VOUT(Bridge Max)。該值提供了電橋在正常工作條件下可以提供的最大輸出電壓,并對應(yīng)于可以施加到電橋的最大負(fù)載 Load(Bridge Max)。如果系統(tǒng)不使用電橋的整個輸出范圍,則 VOUT(System Max) 定義的是施加到特定系統(tǒng)的最大差分輸出信號,Load(System Max) 是對應(yīng)的最大負(fù)載。例如,如果 VOUT(Bridge Max) 對應(yīng)于 Load(Bridge Max) = 5kg,但系統(tǒng)規(guī)格只需要 Load(System Max) = 2.5kg,則 VOUT(System Max) 由方程式 52 給出:
請注意,如果 Load(System Max) = Load(Bridge Max),則 VOUT(System Max) = VOUT(Bridge Max)。
確定了 VOUT(System Max) 后,為放大器選擇對應(yīng)的增益值。放大器增益應(yīng)該是小于 ADC 滿量程范圍 (FSR) 的最大允許值。在某些情況下,不可能選擇使用整個 ADC FSR 的放大器增益,尤其是在選擇了具有集成 PGA 的 ADC 時。雖然這通常是分辨率和易用性之間的一種可接受的折衷,但在 ADC FSR 無法最大化的情況仍應(yīng)確保所有系統(tǒng)要求得到滿足。
接下來,選擇非對稱電源的電壓值,以便在空載條件下 (R1 = R2 = R3 = R4),使電橋共模電壓 VCM(Bridge) 處于 ADC 放大器共模電壓范圍內(nèi)。ADC 放大器目標(biāo)共模電壓 VCM(ADC) 通常選擇為 ADC 的 1/2 Vs (AVDD/2),但這并不是必需的。放大器共模范圍隨元件不同而變化,并根據(jù)增益設(shè)置和電源電壓在數(shù)據(jù)表中進(jìn)行定義。
可以按照方程式 53 和方程式 54,使用 VCM(ADC) 和所選的電橋激勵電壓 VEXCITATION 來確定非對稱激勵電壓 VEXCITATION+ 和 VEXCITATION-:
計算 VEXCITATION+ 和 VEXCITATION- 后,選擇系統(tǒng)基準(zhǔn)源。當(dāng)選擇分立式電壓基準(zhǔn)時,要確保該元件是高精度、低漂移元件,以實現(xiàn)優(yōu)異性能。要在 VEXCITATION 和 VREF 之間保持偽比例關(guān)系,請選擇一個電阻分壓器或差分放大器來衰減電橋激勵電壓。電阻分壓器方法更常用,在圖 6-5 中顯示為三個串聯(lián)電阻器。在中間元件 RREF 兩端建立基準(zhǔn)電壓 VREF。方程式 55 和方程式 56 使用 VREF、之前確定的 VEXCITATION± 值以及圖 6-5 中 REFN 引腳上的電壓 (VREFN) 來確定 RTOP 和 RBOTTOM 與 RREF 的比率:
例如,請考慮具有以下限制條件的系統(tǒng):
使用方程式 53 至方程式 56 來計算其余的系統(tǒng)參數(shù):
因此,此特定系統(tǒng)的 RTOP = RBOTTOM = 11.8k?。圖 6-6 顯示了本例中使用的各個電壓值(以藍(lán)色表示)和電阻值(以紅色表示)。
請注意,方程式 55 和方程式 56 中有一些隱含的限制條件,包括 VEXCITATION+ > VREFN > VEXCITATION-、VEXCITATION+ > VEXCITATION- 和 VEXCITATION > VREF。不符合這些限制條件會產(chǎn)生無意義的結(jié)果,例如負(fù)的電阻值。最后,要檢查確保每個公式的結(jié)果符合所有的最終設(shè)計要求,并且有物理意義。
在施加到 ADC 的最大絕對電壓和差分基準(zhǔn)電壓附近留出余量也很重要。許多系統(tǒng)尋求通過盡可能提高 VREF 來提高 ADC 的動態(tài)范圍。但激勵電壓和電阻器阻抗的變化可能會將 VREF 提高到超過 ADC 的工作范圍,該范圍通常不能超過 VREFN 上的 AVSS 和 VREFP 上的 AVDD。在這些條件下,請考慮小幅降低 RREF 阻抗以便留出系統(tǒng)容差。
為基準(zhǔn)路徑選擇高精度 (≤ 0.1%)、低溫度漂移 (≤ 10ppm/°C) 電阻器。將標(biāo)稱電阻值保持在低水平以限制熱噪聲。例如,1k? 的電阻在 25°C 和 1kHz 帶寬下可產(chǎn)生 128nVRMS 噪聲。這些條件對于保持 VREF 盡可能接近于與 VEXCITATION 成比例并盡可能減小測量總體誤差非常重要。此外,根據(jù) ADC 差分基準(zhǔn)輸入的阻抗,可能需要使用緩沖器。緩沖器也可能引入誤差并進(jìn)一步降低 VIN 和 VREF 之間的比例關(guān)系。
最后,如果需要校準(zhǔn),請按照節(jié) 5.5中的說明操作。